Books and chapters

1. Hillerová E., Kadlec Jiří: Czech Republic, Information Society Technology, ÚTIA AV ČR, (Praha 1999) (1999)

Journal articles

1. Pohl Zdeněk, Tichý Milan, Kadlec Jiří: Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA , EURASIP Journal on Advances in Signal Processing vol.2008, 2008 (2008), p. 1-11 (2008) Download
2. Coleman J. N., Softley C. I., Kadlec Jiří, Matoušek R., Tichý Milan, Pohl Zdeněk, Heřmánek Antonín, Benschop N. F.: The European Logarithmic Microprocessor , IEEE Transactions on Computers vol.57, 4 (2008), p. 532-546 (2008) Download
3. Kadlec Jiří, Vaculíková E.: ARTEMIS - šance pro výzkum v oboru vestavných systémů - polemika , Automa vol.13, 10 (2007), p. 13-15 (2007)
4. Šůcha P., Hanzálek Z., Heřmánek Antonín, Schier Jan: Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design—Implementation of Finite Interval Constant Modulus Algorithm , Journal of Vlsi Signal Processing Systems for Signal Image and Video Technology vol.46, 1 (2007), p. 35-53 (2007) Download
5. Kadlec Jiří, Chappel S.: Implementing floating-point DSP , Embedded Magazine vol.2, 3 (2006), p. 12-14 (2006) Download
6. Matoušek Rudolf, Daněk Martin, Kubátová H.: Perspektivy dynamické rekonfigurace programovatelných polí FPGA , Sdělovací technika vol.54, 4 (2006), p. 3-6 (2006)
7. Daněk Martin, Honzík Petr, Kadlec Jiří, Pohl Zdeněk, Matoušek Rudolf: Platforma s částečnou dynamickou rekonfigurací FPGA , Automa vol.12, 5 (2006), p. 40-43 (2006)
8. Kadlec Jiří, Vaculíková E.: Podpora projektů informační a komunikační techniky v 7.rámcovém programu EU pro výzkum , Automa vol.13, 5 (2006), p. 82-83 (2006)
9. Daněk Martin: Programovatelná hradlová pole - FPGA , Automa vol.12, 2 (2006), p. 9-13 (2006)
10. Honzík Petr: Programování AVR v aplikaci , Praktická elektronika A Radio vol.10, 4 (2005), p. 20 (2005)
11. Daněk Martin, Honzík Petr, Kadlec Jiří, Matoušek Rudolf, Pohl Zdeněk: Reconfigurable system on programmable chip platform , ATMEL Applications Journal, p. 9-12 (2005)
12. Matoušek Rudolf, Daněk Martin, Pohl Zdeněk, Bartosinski Roman, Honzík Petr: Reconfigurable System-on-a-Chip , Syndicated vol.5, 2 (2005), p. 1-3 (2005)
13. Kadlec Jiří, Albrecht V.: Význam účasti v projektech EU , Echo vol.2, 2 (2005), p. 11-13 (2005)
14. Honzík Petr: Elektronická kniha jízd , Elektus -- "Speciál" : ročenka časopisu Praktická elektronika A Radio, p. 34-38 (2004)
15. Mazanec Tomáš, Brothánek M.: FPGA implementace LMS a N-LMS algoritmu pro potlačení akustického echa , Akustické listy vol.10, 4 (2004), p. 9-13 (2004)
16. Kadlec Jiří: IDEALIST: Jak najít partnery pro projekty IST , Echo, p. 13 (2004)
17. Kadlec Jiří, Matoušek Rudolf, Heřmánek Antonín, Líčko Miroslav, Tichý Milan: Lattice for FPGAs using logarithmic arithmetic , Electronic Engineering vol.74, 906 (2002), p. 53-56 (2002)
18. Coleman J. N., Chester E. I., Softley C. I., Kadlec Jiří: Arithmetic on the European Logarithmic Microprocessor , IEEE Transactions on Computers vol.49, 7 (2000), p. 702-715 (2000)
19. Kadlec Jiří: Konkrétní příležitost pro firmy z ČR: Projekty take-up programu IST s termínem podání 31.10.2000 , Automa vol.6, 7 (2000), p. 104 (2000)
20. Hlavička J., Kadlec Jiří: Vstup do evropské informační společnosti - program IST , Automa vol.6, 7 (2000), p. 105-107 (2000)
21. Kadlec Jiří, Schier Jan: Analysis of a normalized QR filter using Bayesian description of propagated data , International Journal of Adaptive Control and Signal Processing vol.13, 6 (1999), p. 487-505 (1999)
22. Kadlec Jiří, Gaston F. M. F., Irwin G. W.: A parallel fixed-point predictive controller , International Journal of Adaptive Control and Signal Processing vol.11, 5 (1997), p. 415-430 (1997) Download
23. Schier Jan: Estimation of transport delay using parallel recursive modified Gram-Schmidt algorithm , International Journal of Adaptive Control and Signal Processing vol.11, 5 (1997), p. 431-442 (1997) Download
24. Matulík Radim: GIN - zápisník pro nevidomé , Computer World vol.8, 10 (1997), p. 45 (1997)
25. Matulík Radim: Notebook for the blind , ERCIM News, p. 19 (1997)
26. Schier Jan: Inverse updated systolic RLS algorithm with regularized exponential forgetting , Kybernetika vol.32, 3 (1996), p. 209-234 (1996) Download
27. Kadlec Jiří: Transputer implementation of block regularized filtering , Kybernetika vol.32, 3 (1996), p. 235-250 (1996)
28. Schier Jan: A systolic algorithm for block-regularized RLS identification , Integration, the VLSI Journal vol.20, p. 85-100 (1995) Download
29. Kadlec Jiří, Gaston F. M. F., Irwin G. W.: The block regularised parameter estimator and its parallelisation , Automatica vol.31, 8 (1995), p. 1125-1136 (1995) Download

Other publications

1. Kloub Jan: Graphic Computing Element Description, ( 2010) (2010)
2. Mazanec Tomáš: Application of CUDA in DSP: Implementation of FIR filter and Cross Ambiguity Function, ( 2009) (2009)
3. Kadlec Jiří, Kadlecová Milada: ARTEMIS / ENIAC Joint Undertaking - Seminář ke 2. výzvě, (Praha, CZ, 02.03.2009) (2009)
4. Kovář Bohumil: Automatická detekce a odhad počtu kolonií kvasinek v Petriho miskách, ( 2009) (2009)
5. Schier Jan: Counting of yeast colonies in Petri dish images, ( 2009) (2009)
6. Kadlec Jiří: Demonstrator of Floating Point Accelerators bce_fp01_1x1_0_plbw_v1_1|10|20|30_a Kit: Xilinx Spartan-3AN OS: petalinux-v0.40-final, ( 2009) (2009)
7. Kloub Jan, Mazanec Tomáš, Heřmánek Antonín, Tichý Milan: DVB-T2 Receiver Prototype: Physical Layer, ( 2009) (2009)
8. Heřmánek Antonín, Mazanec Tomáš, Tichý Milan: DVB-T2 Receiver: Physical Layer Simulator, ( 2009) (2009)
9. Kadlec Jiří: Floating Point Accelerator Families bce_fp01_1x1_0_plbw_v1_|10|20|30|_a bce_fp01_1x2_0_plbw_v1_|10|20|30|40|_a for Xilinx Spartan3 DSP 1800 Board and Petalogix Petalinux-v0.40-final, ( 2009) (2009)
10. Schier Jan: Preprocessing of images of Petri dishes, ( 2009) (2009)
11. Daněk Martin, Kadlec Jiří, Nelson B.: Proceedings 19th International Conference on Field Programmable Logic and Applications (FPL), ÚTIA AV ČR, (Praha 2009) , FPL 2009 19th International Conference on Field Programmable Logic and Applications, (Praha, CZ, 31.08.2009-02.09.2009) (2009)
12. Tichý Milan, Pohl Zdeněk, Heřmánek Antonín: Reed-Solomon Coder Simulation, ( 2009) (2009)
13. Pohl Zdeněk, Tichý Milan: Self-adaptive LMS filter, ( 2009) (2009)
14. Schier Jan, Kovář Bohumil: Using Matlab in quantitative analysis of yeast growth , Technical Computing Prague 2009, Technical Computing Prague 2009, (Praha, CZ, 19.11.2009) (2009) Download
15. Pohl Zdeněk, Kadlec Jiří, Tichý Milan: Adaptive Noise Canceller Migration Demo, ( 2008) (2008)
16. Heřmánek Antonín, Kuneš Michal: Alamouti core v Celoxica HandelC na Xilinx ML402, ( 2008) (2008)
17. Kafka Leoš: Analysis of Applicability of Partial Runtime Reconfiguration in Fault Emulator in Xilinx FPGAs , Proceedings 2008 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems , Eds: Straube Bernd, Drutarovský Miloš, Renovell Michel, Gramata Peter, Fischerová Mária, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems. DDECS 2008 /11./, (Bratislava, SK, 16.04.2008-18.04.2008) (2008)
18. Kloub Jan: Aplikační příručka k vývojové desce Uni1P a modulům DX64, ( 2008) (2008)
19. Kloub Jan: Architektura systému pro dynamicky rekonfigurovatelný komunikační terminál , Počítačové architektury a diagnostika 2008 Sborník příspěvků , Eds: Plíva Zdeněk, Novák Ondřej, Jeníček Jiří, Rozkovec Martin, Počítačové architektury a diagnostika 2008, (Liberec, CZ, 2008.09.15-2008.09.17) (2008) Download
20. Kohout Lukáš: Architektury číslicových systémů využívající princip samoadaptace , Počítačové architektury a diagnostika 2008 Sborník příspěvků , Eds: Plíva Zdeněk, Novák Ondřej, Jeníček Jiří, Rozkovec Martin, Počítačové architektury a diagnostika 2008, (Hejnice, CZ, 2008.09.15-2008.09.17) (2008) Download
21. Kadlec Jiří, Kadlecová Milada: ARTEMIS / ENIAC Joint Undertaking Information event, (Praha, CZ, 16.05.2008) (2008)
22. Kadlec Jiří: Design Flow for Reconfigurable MicroBlaze Accelerators , 4th International Workshop on Reconfigurable Communication Centric System-on-Chips Workshop Proceedings , Eds: Moreno Manuel J., Madrenas Jordi, Sassatelli Gilles, Hübner Michael, Zipf Peter, ReCoSoC 2008 4th Reconfigurable Communication-centric Systems-on-Chip workshop, (Barcelona, ES, 09.07.2008-11.07.2008) (2008)
23. Kohout Lukáš: Floating Point Accelerators for MicroBlaze - Partial Runtime Reconfiguration, ( 2008) (2008)
24. Matulík Radim: FPGA Embedded Audio Output, ( 2008) (2008)
25. Kloub Jan, Heřmánek Antonín: Implementace ethernetového rozhraní s podporou protokolu UDP, ( 2008) (2008)
26. Daněk Martin, Kadlec Jiří, Bartosinski Roman, Kohout Lukáš: Increasing the Level of Abstraction in FPGA-based Designes , International Conference on Field Programmable Logic and Applications , Eds: Kebschull Udo, International Conference on Field Programmable Logic and Applications, (Heidelberg, DE, 08.09.2008-10.09.2008) (2008) Download
27. Bartosinski Roman: Knihovna Proseccor Expert-Simulink, ( 2008) (2008)
28. Kafka Leoš, Daněk Martin: Nástroj pro přípravu emulace časově anotovaného netlistu, ( 2008) (2008)
29. Svozil Jiří, Stejskal Jaroslav, Kafka Leoš, Kadlec Jiří: PicoBlaze lekce 4: Aplikace pro výuku asembleru procesoru PicoBlaze, ( 2008) (2008)
30. Bartosinski Roman: Processor Expert AutoSAR-Simulink Library, ( 2008) (2008)
31. Kadlec Jiří, Daněk Martin, Kohout Lukáš: Proposed architecture of configurable, adaptable SoC , The IET Irish Signals and Systems Conference ISSC 2008 , Eds: Morgan Fearghal, Glavin Martin, Jones Edward, The Institution of Engineering and Technology Irish Signals and Systems Conference, ISSC 2008, (Galway, IE, 18.06.2008-19.06.2008) (2008)
32. Kovář Bohumil, Kloub Jan, Schier Jan, Heřmánek Antonín: Rapid Prototyping Platform For Reconfigurable Image Processing , Technical computing Prague 2008. 16th annual conference proceedings, Technical Computing Prague 2008 /16./, (Praha, CZ, 11.11.2008-11.11.2008) (2008) Download
33. Kafka Leoš, Daněk Martin: RETAC demo – emulátor poruch v2.0, ( 2008) (2008)
34. Kovář Bohumil: RIPAC Frontend - Metodologie tvorby bloků v Simulinku, ( 2008) (2008)
35. Stejskal Jaroslav, Svozil Jiří, Kafka Leoš, Kadlec Jiří: Řadiče periferií pro vývojovou desku Spartan3E Starter Kit, ( 2008) (2008)
36. Daněk Martin, Philippe J.-M., Bartosinski Roman, Honzík Petr, Gamrat Ch.: Self-Adaptive Networked Entities for Building Pervasive Computing Aschitectures , International Conference on Evolvable Systems: From Biology to Harware, 8th International Conference, ICES 2008 , Eds: Hornby Gregory S., Sekanina Lukáš, Haddow Pauline C., International Conference on Evolvable Systems: From Biology to Harware, 8th International Conference, ICES 2008, (Praha, CZ, 22.09.2008-24.09.2008) (2008) Download
37. Kafka Leoš: Vkládání poruch do emulovaného ASIC netlistu pomocí dynamické rekonfigurace FPGA, ( 2008) (2008)
38. Kloub Jan, Schier Jan: Vyhodnocování růstu kolonií kvasinek Saccharomyces cerevisia s použitím akcelerátoru Uni1P/DX64, ( 2008) (2008)
39. Kadlec Jiří, Kadlecová Milada, Daněk Martin: Workshop on Embedded Systems Education and Training, (Athény, GR, 05.06.2008) (2008)
40. Stejskal Jaroslav: Zpracování akustických signálů pomocí FPGA, ( 2008) (2008)
41. Kafka Leoš: A Novel Emulation Technique that Preserves Circuit Structure and Timing , Počítačové architektury a diagnostika 2007 Sborník příspěvků , Eds: Vavřička Vlastimil, Počítačové architektury a diagnostika 2007, (Srní, CZ, 17.09.2007-19.09.2007) (2007)
42. Kafka Leoš, Daněk Martin, Novák O.: A Novel Emulation Technique that Preserves Circuit Structure and Timing , International Symposium on System-on-Chip 2007 Proceedings , Eds: Nurmi J., Takala J., Vainio O., International Symposium on System-on-Chip 2007 /9./, (Tampere, FI, 20.11.2007-21.11.2007) (2007)
43. Kadlec Jiří, Bartosinski Roman, Daněk Martin: Accelerating MicroBlaze Floating Point Operations , Proceedings 2007 International Conference on Field Programmable Logic and Applications (FPL) , Eds: Bertels Koen, Najjar Walid, Genderen Arjan, Vassiliadis Stamatis, International Conference on Field Programmable Logic and Applications. FPL 2007, (Amsterdam, NL, 27.08.2007-29.08.2007) (2007)
44. Kafka Leoš, Bartosinski Roman, Daněk Martin: Accessory Tools for Partial Dynamic Reconfiguration on Xilinx FPGAs, ÚTIA AV ČR, (Praha 2007) (2007)
45. Pohl Zdeněk, Kadlec Jiří, Tichý Milan: Adaptive Noise Canceller Demo based on the LS Lattice Filter, ( 2007) (2007)
46. Mazanec Tomáš, Heřmánek Antonín: ADSL - ekvalizační techniky, ÚTIA, (Praha 2007) Research Report 2184 (2007)
47. Kloub Jan, Heřmánek Antonín: Akcelerátor pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu , Technical computing Prague 2007. 15th annual conference proceedings, Technical computing Prague 2007. 15th annual conference, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
48. Kloub Jan, Heřmánek Antonín: Akcelerátor pro výpočet odezvy ADSL vedení, ( 2007) (2007)
49. Kvasnička M., Heřmánek Antonín, Kuneš Michal: Akcelerátor výpočetu věrohodnostní funkce pro systémy pasivní radiolokace, ( 2007) (2007)
50. Kohout Lukáš: Bluetooth modul WT12, ÚTIA AV ČR, (Praha 2007) (2007)
51. Schier Jan, Kovář Bohumil, Zemčík P., Herout A., Zuzaňák J.: Configuration System for a DSP/FPGA-Based Embedded Accelerator , Digital Technologies 2007 Book of Abstracts , Eds: Jarina Roman, Digital Technologies 2007, (Žilina, SK, 30.11.2007) (2007)
52. Schier Jan, Kovář Bohumil, Zuzaňák J.: Configuration System for a DSP/FPGA-Based Embedded Accelerator , Digital Technologies 2007 Proceedings , Eds: Jarina Roman, Digital Technologies 2007, (Žilina, SK, 29.11.2007-30.11.2007) (2007)
53. Kohout Lukáš: Částečná dynamická rekonfigurace na FPGA obvodech firmy Xilinx s nástroji ISE a EDK verze 8.2i, ÚTIA AV ČR, (Praha 2007) (2007)
54. Kohout Lukáš: Částečná dynamická rekonfigurace na FPGA obvodech firmy XILINX, ÚTIA AV ČR, (Praha 2007) (2007)
55. Heřmánek Antonín, Dušek J., Kloub Jan: Demonstrátor Reed-Solomonova kodéru a dekodéru s ethernetovým rozhraním implentovaný v FPGA, ÚTIA AV ČR, (Praha 2007) (2007)
56. Stružka P., Waszniowski L., Bartosinski Roman, Bysterský T.: Design of Control Application Using Processor Expert Blockset , Technical Computing Prague 2007, Technical Computing Prague 2007, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
57. Kovář Bohumil: Detekce významných bodů v integrální hranové mapě, ÚTIA AV ČR, (Praha 2007) Research Report 2186 (2007)
58. Kovář Bohumil: Detekce významných bodů v integrální hranové mapě, ( 2007) (2007)
59. Kafka Leoš, Daněk Martin: Development Kit for PicoBlaze Processor in FITkit Board, ÚTIA AV ČR, (Praha 2007) (2007)
60. Kafka Leoš: Development Kit for Xilinx PicoBlaze, ÚTIA AV ČR, (Praha 2007) (2007) Download
61. Pohl Zdeněk: Double Precision System Generator Library, ÚTIA AV ČR, (Praha 2007) (2007)
62. Kadlec Jiří: Embedded Development Environment for a Family of Xilinx FPGA , Regional Conference on Embedded and Ambient Systems Book of Abstracts , Eds: Varga Antila K., Kiss Ákos, Marsiske Stefan, Vásárhelyi József, RCEAS 2007 First Regional Conference on Embedded and Ambient Systems, (Budapešť, HU, 22.11.2007-24.11.2007) (2007)
63. Pohl Zdeněk, Daněk Martin: Flash Formatter, ÚTIA AV ČR, (Praha 2007) (2007)
64. Kloub Jan, Mazanec Tomáš, Heřmánek Antonín: HW Platform for Software Defined Radio, ( 2007) (2007)
65. Kadlec Jiří, Daněk Martin, Schier Jan, Kohout Lukáš, Kafka Leoš, Kloub Jan, Stejskal Jaroslav, Svozil Jiří: Identifikace limitací dosavadních technologií v kontextu projektu VLAM, ÚTIA AV ČR, (Praha 2007) Research Report 2183 (2007)
66. Kloub Jan, Heřmánek Antonín: Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA, ( 2007) (2007)
67. Kvasnička M., Heřmánek Antonín, Kuneš Michal: Implementace akcelerátoru pro výpočet pro výpočet věrohodnostní funkce, ÚTIA AV ČR, (Praha 2007) (2007)
68. Bartosinski Roman, Hanzálek Z., Stružka P., Waszniowski L.: Integrated Environment for Embedded Control Systems Design , Proceedings of the 21st IEEE International Parallel & Distributed Processing Symposium, 21st IEEE International Parallel & Distributed Processing Symposium, (Long Beach, US, 26.03.2007-30.03.2007) (2007)
69. Kovář Bohumil, Schier Jan: Kompresní algoritmy a jejich implementace, ( 2007) (2007)
70. Kovář Bohumil, Schier Jan: Kompresní algoritmy a jejich implementace, ÚTIA AV ČR, (Praha 2007) Research Report 2191 (2007)
71. Pohl Zdeněk: Komunikace pro adm-xrc-4sx, ÚTIA AV ČR, (Praha 2007) (2007)
72. Pohl Zdeněk: Komunikace pro adm-xrc-4sx pomocí ZBIT pamětí, ÚTIA AV ČR, (Praha 2007) (2007)
73. Mazanec Tomáš, Heřmánek Antonín: Matlab ADSL Toolbox ver. 11, ( 2007) (2007)
74. Bartosinski Roman, Daněk Martin, Honzík Petr, Kadlec Jiří: Modelling Self-Adaptive Networked Entities in Matlab/Simulink , Technical Computing Prague 2007, Technical Computing Prague 2007, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
75. Svozil Jiří, Kafka Leoš, Kadlec Jiří: PicoBlaze lekce 1: assembler, C překladač a simulační prostředí, ÚTIA AV ČR, (Praha 2007) (2007)
76. Stejskal Jaroslav, Kafka Leoš, Kadlec Jiří: PicoBlaze lekce 2: generování VHDL a implementace systému s procesorem PicoBlaze do FPGA v prostředí Xilinx ISE, ÚTIA AV ČR, (Praha 2007) (2007)
77. Svozil Jiří, Stejskal Jaroslav, Kafka Leoš, Kadlec Jiří: PicoBlaze lekce 3: sériová komunikace RS232 a testování IP jader pomocí procesoru PicoBlaze, ÚTIA AV ČR, (Praha 2007) (2007)
78. Kadlec Jiří: Preparation ARTEMIS and the Czech republic: current status and related issues , Regional Conference on Embedded and Ambient Systems Book of Abstracts , Eds: Varga Antila K., Kiss Ákos, Marsiske Stefan, Vásárhelyi József, RCEAS 2007 First Regional Conference on Embedded and Ambient Systems, (Budapešť, HU, 22.11.2007-24.11.2007) (2007)
79. Kafka Leoš, Daněk Martin, Novák O.: Preservation of Circuit Structure and Timing during Fault Emulation in FPGA , IP 07 IP Based Electronic System Conference & Exhibition Proceedings , Eds: Saucier Gabriele, Nguyen Huy-Nam, IP 07 IP Based Electronic System Conference & Exhibition, (Grenoble, FR, 05.12.2007-06.12.2007) (2007)
80. Bartosinski Roman: RCCOM knihovna - podpora hardware-in-the-loop simulace na FPGA z prostředí Matalb/Simulink, ÚTIA AV ČR, (Praha 2007) (2007)
81. Bartosinski Roman: RCCOM - podpora komunikace s kartami s FPGA z prostředí Matlab a Matlab/Simulink, ( 2007) (2007)
82. Heřmánek Antonín, Dušek J.: Reed Solomonův kodér a dekodér pro FPGA, ÚTIA AV ČR, (Praha 2007) (2007)
83. Pohl Zdeněk, Tichý Milan: RLS Lattice Algorithm with Order Probability Evaluation as an Accelerator , Proceedings 2007 International Conference on Field Programmable Logic and Applications (FPL) , Eds: Bertels Koen, Najjar Walid, Genderen Arjan, Vassiliadis Stamatis, International Conference on Field Programmable Logic and Applications. FPL 2007, (Amsterdam, NL, 27.08.2007-29.08.2007) (2007)
84. Mazanec Tomáš, Heřmánek Antonín: Simulace ADSL downstream přenosu Webová aplikace, ÚTIA AV ČR, (Praha 2007) (2007)
85. Mazanec Tomáš, Heřmánek Antonín: Simulace ekvalizérů TEQ pro ADSL toolbox: výsledky experimentů, ÚTIA AV ČR, (Praha 2007) Research Report 2194 (2007)
86. Bartosinski Roman, Kadlec Jiří: Simulation of MCU hardware peripherals , Technical Computing Prague 2007, Technical Computing Prague 2007, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
87. Mazanec Tomáš, Heřmánek Antonín: Simulátor fyzické vrstvy ADSL modemu, ÚTIA AV ČR, (Praha 2007) (2007)
88. Mazanec Tomáš: Simulator of ADSL Physical Layer , Technical computing Prague 2007. 15th annual conference proceedings, Technical computing Prague 2007. 15th annual conference, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
89. Kovář Bohumil, Schier Jan, Zemčík P., Herout A., Zuzaňák J.: Simulink Model Converter for Embedded Video Accelerator , Technical Computing Prague 2007, Technical Computing Prague 2007, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
90. Pohl Zdeněk: Výstup z Celoxica DK jako BlackBox komponenta Systém Generátoru, ÚTIA AV ČR, (Praha 2007) (2007)
91. Mazanec Tomáš, Heřmánek Antonín: Webová aplikace pro simulaci ADSL přenosu, ( 2007) (2007)
92. Schier Jan, Kovář Bohumil: A DSP/FPGA-based accelerator for video , Digital Technologies 2006, p. 1-5, Digital Technologies 2006, (Žilina, SK, 01.12.2006) (2006)
93. Schier Jan, Kovář Bohumil: A DSP/FPGA-based accelerator for video processing , Digital Technologies 2006 Book of Abstracts, p. 13-13, Digital Technologies 2006, (Žilina, SK, 01.12.2006) (2006)
94. Tichý Milan: Adaptive Filtering Algorithms Implementation and Evaluation of their Filtering Properties, ÚTIA AV ČR, (Praha 2006) Research Report 2164 (2006)
95. Mazanec Tomáš: Advanced Algorithms for Equalization on ADSL Channel , Technical computing Prague 2006. 14th annual conference proceedings, p. 68-75 , Eds: Procházka A., Technical computing Prague 2006 /14./, (Prague, CZ, 26.10.2006) (2006)
96. Ozer E., Tichý Milan, Gregg D.: Automatic customization of embedded applications for enhanced performance and reduced power using optimizing compiler techniques , Proceedings of the 12th Workshop on Compilers for Parallel Computers. CPC 2006, p. 16-27 , Eds: Arenaz M., Doallo R., Fraguela B.B., Workshop on Compilers for Parallel Computers. CPC 2006. /12./, (A Coruňa, ES, 09.01.2006-11.01.2006) (2006)
97. Heřmánek Antonín, Kuneš Michal, Kvasnička M.: Comuputation of Long Time Cross Ambiguity function using reconfigurable HW , Proceedings of the 6th IEEE International Symposium on Signal Processing and Information Technology, p. 1-5, IEEE International Symposium on Signal Processing and Information Technology. ISSPIT'06 /6./, (Vancouver, CA, 27.08.2006-30.08.2006) (2006)
98. Kadlec Jiří, Daněk Martin: Design and verification methodology for reconfigurable designs in Atmel FPSLIC , Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits adn Systems, p. 79-80 , Eds: Reorda M. S., Novák O., Straube B., DDECS 2006. IEEE Design and Diagnostics of Electronic Circuits and Systems, (Prague, CZ, 18.04.2006-21.04.2006) (2006)
99. Tichý Milan, Schier Jan, Gregg D.: Efficient Floating-Point Implementation of High-Order (N)LMS Adaptive Filters in FPGA , Reconfigurable Computing: Architecures and Applications. Proceedings of the Second International Workshop ARC, p. 311-316 , Eds: Bertels K., Cardoso J. M. P., Vassiliadis S., The Second International Workshop on Reconfigurable Computing ARC 2006, (Delft, NL, 01.03.2006-03.03.2006) (2006)
100. Tichý Milan: Efficient Floating-point-like Implementation of the (N)LMS and GSFAP Algorithms in FPGA, ÚTIA AV ČR, (Praha 2006) Research Report 2165 (2006)
101. Šůcha P., Hanzálek Z., Heřmánek Antonín, Schier Jan: Efficient FPGA Implementation of Equalizer for Finite Interval Constant Modulus Algorithm , IEEE Symposium on Industrial Embedded Systems - IES 2006, Proceedings of, p. 1-10, IEEE Symposium on Industrial Embedded Systems - IES 2006, (Antibes Juan-Les-Pins, FR, 18.10.2006-20.10.2006) (2006)
102. Tichý Milan: Fast Adaptive Filtering Algorithms and their Implementation using Reconfigurable Hardware and Log Arithmetic, ČTUV, (Praha 2006) (2006)
103. Tichý Milan: Floatin-point Arithmetic Library and the FAL maltlab Toolbox. (program), ÚTIA AV ČR, (Praha 2006) (2006)
104. Tichý Milan, Schier Jan, Gregg D.: FPGA Implementation of Adaptive Filters based on GSFAP using Log Arithmetic , Proceedings of The 2006 IEEE Workshop on Signal Processing Systems Design and Implementation, p. 342-347 , Eds: Badawy W., Boumaiza S., IEEE Workshop on Signal Processing Systems Design and Implementation. 2006, (Banff, CA, 02.10.2006-04.10.2006) (2006)
105. Kafka Leoš, Novák O.: FPGA-based fault simulator , Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits adn Systems, p. 274-278 , Eds: Reorda M. S., Novák O., Straube B., DDECS 2006. IEEE Design and Diagnostics of Electronic Circuits and Systems, (Prague, CZ, 18.04.2006-21.04.2006) (2006)
106. Tichý Milan, Nisbet A., Gregg D.: GSFAP adaptive filtering using log arithmetic for rescouse-constrained embedded systems , FPGA 2006. Fourteenth ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, p. 236-236 , Eds: Wilton S., DeHon A., FPGA 2006. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays /14./, (Monterey, US, 22.02.2006-24.02.2006) (2006)
107. Bartosinski Roman, Kadlec Jiří: Hardware co-simulation with communication server from MATLAB/Simulink , Technical computing Prague 2006. 14th annual conference proceedings, p. 13-20 , Eds: Procházka A., Technical computing Prague 2006 /14./, (Prague, CZ, 26.10.2006) (2006)
108. Tichý Milan: Log Units, (N)LMS and GSFAP Hardware Macros and the Hardware Simulation Infrastructure. (program), ÚTIA AV ČR, (Praha 2006) (2006)
109. Tichý Milan: Multi-Floating-Point-Arithmetic Fast Adaptive Filtering Algorithm Library for Matlab. (program), ÚTIA AV ČR, (Praha 2006) (2006)
110. Bartosinski Roman, Hanzálek Z., Waszniowski L., Stružka P.: Processor Expert Enhances Matlab Simulink Facilities for Embedded Software Rapid Development , Emerging Technologies and Factory Automation 2006, IEEE Conference on Emerging Technologies and Factory Automation 2006, (Prague, CZ, 20.09.2006-22.09.2006) (2006)
111. Kadlec Jiří, Kadlecová Milada: Přechod ústavů Akademie věd na V.V.I . a jeho dopad na běžící projekty 6.RP EU, (Praha, CZ, 14.11.2006) (2006)
112. Tichý Milan: Review and Classification of Adaptive Filtering Algorithms for the LNS Arithmetic, ÚTIA AV ČR, (Praha 2006) Research Report 2162 (2006)
113. Pohl Zdeněk, Kadlec Jiří: RLS Lattice Demo, ÚTIA AV ČR, (Praha 2006) (2006)
114. Kadlec Jiří, Kadlecová Milada: Robotics in IST FP7, (Praha, CZ, 07.11.2006) (2006)
115. Kovář Bohumil, Schier Jan, Zemčík P., Herout A., Beran V.: Simulink as Tool for Prototyping Reconfigurable Image Processing Applications , Technical computing Prague 2006. 14th annual conference proceedings, p. 52-57 , Eds: Procházka A., Technical computing Prague 2006 /14./, (Prague, CZ, 26.10.2006) (2006)
116. Heřmánek Antonín, Kuneš Michal, Kvasnička M.: Using Reconfigurable HW for High Dimensional CAF Computation , Proceeding 2006 International Conference on Field Programmable Logic and Applications, p. 641-644 , Eds: Koch A., Leong P., Boemo E., International Conference on Field Programmable Logic and Applications. 2006, (Madrid, ES, 28.08.2006-30.08.2006) (2006)
117. Kafka Leoš: An FPGA-based fault injector for TSC circuits , Počítačové architektury a diagnostika, p. 77-81 , Eds: Lórencz R., Buček J., Zahradnický T., ČVUT FEL, (Praha 2005) , Počítačové architektury a diagnostika 2005. PAD 2005, (Lázně Sedmihorky, CZ, 21.09.2005-23.09.2005) (2005)
118. Žalud L., Matoušek Rudolf: ARGOS-ORPHEUS system for remote exploration of hazardous environment , Proseedings of the 7th WSEAS International Conference on Automatic Control Modelling and Simulation, p. 10-15 , Eds: Srovnal V., Mastorakis N., Automatic Control Modelling and Simulation. ACMOS 05 /7./, (Praha, CZ, 13.03.2005-15.03.2005) (2005)
119. Kafka Leoš, Matoušek Rudolf: Design Retiming in HDL , Proceedings of Workshop 2005, p. 258-259 , Eds: Říha B., ČVUT, (Praha 2005) , Annual University-Wide Seminar. WORKSHOP 2005 /13./, (Praha, CZ, 21.03.2005-25.03.2005) (2005)
120. Kadlec Jiří: Double Precision Simulation Package double-dk-rel2. (Program), ÚTIA AV ČR, (Praha 2005) (2005)
121. Bartosinski Roman, Daněk Martin, Honzík Petr, Matoušek Rudolf: Dynamic reconfiguration in FPGA-based SoC designs , Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems, p. 129-136 , Eds: Takách G., Hlawiczka A., Sziraj J., University of West Hungary, (Sopron 2005) , IEEE Design and Diagnostics of Electronic Circuits nad Systems Workshop (DDECS 2005) /8./, (Sopron, HU, 13.04.2005-16.04.2005) (2005)
122. Bartosinski Roman, Daněk Martin, Honzík Petr, Matoušek Rudolf: Dynamic reconfiguration in FPGA-based SoC designs , ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems, p. 35-38 , Eds: Bosschere K., HiPEAC Network of Excellence, (Ghent 2005) , ACACES 2005., (L'Aquila, IT, 26.07.2005) (2005)
123. Bartosinski Roman, Daněk Martin, Honzík Petr, Matoušek Rudolf: Dynamic reconfiguration in FPGA-based SoC designs. Abstract , FPGA 2005 - ACM/SIGDA Thirteenth ACM International Symposium on Field-Programmable Gate Arrays, p. 274 , Eds: Schmidt H., Wilton S., ACM, (Monterey 2005) , FPGA 2005 /13./, (Monterey, US, 20.02.2005-22.02.2005) (2005)
124. Kafka Leoš, Kubalík P., Kubátová H., Novák O.: Fault classification for self-checking circuits implemented in FPGA , Proceedings of the 8th IEEE Workshop on Design and Diagnostics of Electronics Circuits and Systems, p. 228-231 , Eds: Takách G., Hlawiczka A., Sziray J., University of West Hungary, (Sopron 2005) , IEEE Design and Diagnostics of Electronics Circuits and Systems Workshop /8./, (Sopron, HU, 13.04.2005-16.04.2005) (2005)
125. Daněk Martin, Pohl Zdeněk, Nasi K., Karoubalis T.: Figaro - an automatic tool flow for designs with dynamic reconfiguration , Proceedings of the 2005 International Conference on Field Programmable Logic and Applications. FPL 2005, p. 590-593 , Eds: Rissa T., Wilton S., Leong P., FPL 2005. International Conference on Field Programmable Logic and Applications, (Tampere, FI, 22.08.2006-26.08.2005) (2005)
126. Nasi K., Daněk Martin, Karoubalis T., Pohl Zdeněk: Figaro: An automatic tool flow for designs with dynamic reconfiguration. Abstract , FPGA 2005 - ACM/SIGDA Thirteenth ACM International Symposium on Field-Programmable Gate Arrays, p. 262 , Eds: Schmidt H., Wilton S., ACM, (Monterey 2005) , FPGA 2005 /13./, (Monterey, US, 20.02.2005-22.02.2005) (2005)
127. Kadlec Jiří, Gook R.: Floating point controller as a picoblaze network on a single spartan 3 FPGA , MAPLD 2005 International Conference Proceeding, p. 1-11 , Eds: Katz R. B., MAPLD 2005 International Conference, (Washington, US, 07.09.2005-09.09.2005) (2005)
128. Heřmánek Antonín, Schier Jan: FPGA implementation of Finite Interval CMA , Proceedings of the first annual IEEE BENELUX/DSP Valley Signal Processing Symposium. SPS-DARTS 2005, p. 97-100, IEEE, (Antverpy 2005) , SPS-DARTS 2005 Signal Processing Symposium /1./, (Antverpy, BE, 19.04.2005-20.04.2005) (2005)
129. Daněk Martin, Heřmánek Antonín, Honzík Petr, Kadlec Jiří, Matoušek Rudolf, Pohl Zdeněk: GIN - notetaker for blind people: An example of using dynamic reconfiguration of FPGAs , ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems, p. 15-18 , Eds: Bosschere K., HiPEAC Network of Excellence, (Ghent 2005) , ACACES 2005., (L'Aquila, IT, 26.07.2005) (2005)
130. Mazanec Tomáš, Heřmánek Antonín, Matoušek Rudolf: Model of the transmission system of the reconnaissance system Orpheus , Technical Computing Prague 2005 : 13th Annual Conference Proceedings, p. 1-4 , Eds: Moler C., Procházka A., Walden B., MATLAB 05. Technical Computing 2005 /13./, (Praha, CZ, 15.11.2005) (2005)
131. Heřmánek Antonín, Schier Jan, Šůcha P., Hanzálek Z.: Optimization of finite interval CMA implementation for FPGA , Proceedings of the IEEE Workshop on Signal Processing Systems. SiPS 2005, p. 1-6, IEEE, (Athens 2005) , SiPS 2005. IEEE Workshop on Signal Processing Systems, (Athens, GR, 02.11.2005-04.11.2005) (2005)
132. Šůcha P., Heřmánek Antonín, Schier Jan, Hanzálek Z.: Optimization of Finite Interval CMA Implementation for FPGA, ÚTIA AV ČR, (Praha 2005) Research Report 2127 (2005)
133. Heřmánek Antonín, Kvasnička M.: Pasivní koherentní radiolokátor FPGA implementace signálového akcelerátoru , Sborník 3. mezinárodní konference Aktivní a Pasivní radiotechnické systémy, p. 1-9, Aktivní a Pasivní radiotechnické systémy, (Brno, CZ, 04.05.2005-05.05.2005) (2005)
134. Heřmánek Antonín, Kvasnička M., Pelant M., Plšek R.: Passive coherent location FPGA implementation of the cross ambiguity function , Proceedings of SPIE: Signal Processing Symposium 2005, p. 1-7, Signal Processing Symposium 2005, (Wilga, PL, 03.06.2005-05.06.2005) (2005)
135. Bartosinski Roman, Stružka P., Waszniowski L.: Peert-blockset for processor export and matlab/simuling integration , Technical Computing Prague 2005 : 13th Annual Conference Proceedings, p. 1-8 , Eds: Moler C., Procházka A., Walden B., MATLAB 05. Technical Computing Prague 2005, (Praha, CZ, 15.11.2005) (2005)
136. Pohl Zdeněk, Kadlec Jiří, Šůcha P., Hanzálek Z.: Performance tuning of interative algorithms in signal processing , Proseedings of the 2005 International Conference on Field Programmable Logic and Applications. FPL 2005, p. 699-702 , Eds: Rissa T., Wilton S., Leong P., FPL 2005. International Conference on Field Programmable Logic and Applications, (Tampere, FI, 24.08.2005-26.08.2005) (2005)
137. Kadlec Jiří: Reconfigurable floating point co-processor for atmel FPSLIC , MAPLD 2005 International Conference Proceedings, p. 1-12 , Eds: Katz R. B., MAPLD 2005 International Conference Proceedings, (Washington, US, 07.09.2005-09.09.2005) (2005)
138. Zemčík P., Herout A., Beran V., Fučík A., Schier Jan: Reconfigurable image processing architecture , ICGST International Conference on Graphics, Vision and Image Processing. GVIP-05, p. 1-6, International Conference on Graphics, Vision and Image Processing, (Káhira, EG, 19.12.2005-21.12.2005) (2005)
139. Schier Jan, Kovář Bohumil, Zemčík P., Herout A., Beran V.: Reconfigurable image processing architecture with simulink prototyping support , Technical Computing Prague 2005. 13th Annual Conference Proceeding, p. 1-4 , Eds: Moler C., Procházka A., Walden B., MATLAB 05. Annual Conference of Technical Computing Prague 2005 /13./, (Praha, CZ, 15.11.2005) (2005)
140. Kafka Leoš, Daněk Martin: RETAC Application Notes 2005, ÚTIA AV ČR, (Praha 2005) (2005)
141. Honzík Petr: Rozbor a implementace dynamické rekonfigurace pro obvody FPGA , Počítačové architektury a diagnostika, p. 55-60 , Eds: Lórencz R., Buček J., Zahradnický T., ČVUT FEL, (Praha 2005) , Počítačové architektury a diagnostika 2005. PAD 2005, (Lázně Sedmihorky, CZ, 21.09.2005-23.09.2005) (2005)
142. Kadlec Jiří: Scalable Floating Point Simulation Package float-dk-rel2. (Program), ÚTIA AV ČR, (Praha 2005) (2005)
143. Kafka Leoš, Kielbik R., Matoušek Rudolf, Moreno J. M.: VPart: An automatic partitioning tool for dynamic reconfiguration. Abstract , FPGA 2005 - ACM/SIGDA Thirteenth International Symposium on Field-Programmable Gate Arrays, p. 263 , Eds: Schmidt H., Wilton S., ACM, (Monterey 2005) , FPGA 2005 /13./, (Monterey, US, 20.02.2005-22.02.2005) (2005)
144. Kadlec Jiří, Kadlecová Milada: Výměna zkušeností řešitelů evropských projektů po 1. kole auditů 6. RPEU, (Praha, CZ, 03.11.2005) (2005)
145. Pohl Zdeněk, Heřmánek Antonín: ADPCM Demo, ÚTIA AV ČR, (Praha 2004) Research Report 2108 (2004)
146. Pohl Zdeněk, Heřmánek Antonín: ADPCM IP Cores, ÚTIA AV ČR, (Praha 2004) Research Report 2109 (2004)
147. Heřmánek Antonín, Schier Jan, Regalia P.: Architecture design for FPGA implementation of finite interval CMA , Proceedings of the 12th European Signal Processing Conference, p. 1-4 , Eds: Hlawatsch F., Matz G., Rupp M., EUSIPCO 2004 /12./, (Vienna, AT, 06.09.2004-10.09.2004) (2004)
148. Honzík Petr: AVR core supported dynamic reconfiguration , POSTER 2004. Proceedings of the 8th International Student Conference on Electrical Engineering, p. 1-5 , Eds: Husník L., Lhotská L., International Student Conference on Electrical Engineering. POSTER 2004 /8./, (Praha, CZ, 20.05.2004) (2004)
149. Honzík Petr: Communication Library for AVR Microcontrollers, ÚTIA AV ČR, (Praha 2004) Research Report 2110 (2004)
150. Daněk Martin, Matoušek Rudolf: FLASH Formatter for the FLASH Expansion Board, ÚTIA AV ČR, (Praha 2004) Research Report 2112 (2004)
151. Daněk Martin, Matoušek Radomil: FLASH Read Controller for Atmel FPSLIC, ÚTIA AV ČR, (Praha 2004) Research Report 2114 (2004)
152. Schier Jan, Heřmánek Antonín: FPGA implementation of recursive QR update using LNS arithmetic , Proceedings of the 4th IEEE Benelux Signal Processing Symposium, p. 1-4, SPS 2004 /4./, (Hilvarenbeek, NL, 15.04.2004-16.04.2004) (2004)
153. Daněk Martin, Kolář J.: FPGA modelling for high-performance algorithms. Abstract , FPGA 2004 ACM/SIGDA Twelfth International Symposium on Field-Programmable Gate Arrays, p. 251, FPGA 2004 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays /12./, (Monterey, US, 22.02.2004-24.02.2004) (2004)
154. Honzík Petr: Getting Started with AVG-GCC, ÚTIA AV ČR, (Praha 2004) Research Report 2115 (2004)
155. Matulík Radim: GIN z kouzelné lampy míří do kapes , Lidové noviny vol.17, 288 (.12.2004), p. 22 (2004)
156. Daněk Martin, Matoušek Rudolf: Overlay Controller for Atmel FPSLIC, ÚTIA AV ČR, (Praha 2004) Research Report 2113 (2004)
157. Daněk Martin, Matoušek Rudolf: Random Access FLASH Controller for Atmel FPSLIC, ÚTIA AV ČR, (Praha 2004) Research Report 2111 (2004)
158. Kadlec Jiří, Daněk Martin, Honzík Petr: Reconfigurable Scrolling Demo, ÚTIA AV ČR, (Praha 2004) Research Report 2117 (2004)
159. Daněk Martin, Honzík Petr, Kadlec Jiří, Matoušek Rudolf, Pohl Zdeněk: Reconfigurable system-on-a-programmable-chip platform , Proceedings of the 7th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, p. 21-28, IEEE Workshop on DDECS 2004 /7./, (Stará Lesná, SK, 18.04.2004-21.04.2004) (2004)
160. Kadlec Jiří, Daněk Martin, Honzík Petr: Reconfigurable 24-Bit Floating-Point Coprocessor Demo, ÚTIA AV ČR, (Praha 2004) Research Report 2116 (2004)
161. Matoušek Rudolf, Honzík Petr: SDIO Interface for the FPSLIC, ÚTIA AV ČR, (Praha 2004) Research Report 2118 (2004)
162. Šůcha P., Pohl Zdeněk, Hanzálek Zdeněk: Scheduling of iterative algorithms on FPGA with pipelined arithmetic unit , Real-Time and Embedded Technology and Applications Symposium, IEEE Real-Time and Embedded Technology and Applications Symposium 2004 /10./, (Toronto, CA, 25.05.2004-28.05.2004) (2004) Download
163. Schier Jan, Heřmánek Antonín: Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA , Field-Programmable Logic and Applications. 14th International Conference FPL 2004. Proceedings, p. 1149-1151, International Conference FPL 2004 /14./, (Antverp, BE, 30.08.2004-01.09.2004) (2004)
164. Kadlec Jiří, Kadlecová Milada: Workshop FET. Future and Emerging Technologies in the frame of IST FP6, (Praha, CZ, 14.05.2004) (2004)
165. Líčko Miroslav, Kadlec Jiří: An Introduction to the Xilinx System Generator. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
166. Heřmánek Antonín, Regalia P.: Comparison of two recursive constant modulus algorithms , Proceedings of the 4th Electronic Circuits and Systems Conference, p. 159-162 , Eds: Butaš J., Stopjaková V., Slovak University of Technology, (Bratislava 2003) , International Conference on Electronic Circuits and Systems. /4./, (Bratislava, SK, 11.09.2003-12.09.2003) (2003)
167. Matoušek Rudolf, Pohl Zdeněk, Daněk Martin, Kadlec Jiří: Dynamic reconfiguration of Atmel FPGAs , UK ACM SIGDA 3rd Workshop on Electronic Design Automation, p. 1-4 , Eds: Hettiaratchi S., University of Southampton, (Southampton 2003) , UK ACM SIGDA Workshop on Electronic Design Automation /3./, (Southampton, GB, 11.09.2003-12.09.2003) (2003)
168. Matoušek Rudolf, Pohl Zdeněk, Daněk Martin, Kadlec Jiří: Dynamic reconfiguration of FPGAs , Recent Trends in Multimedia Information Processing. Proceedings, p. 288-291 , Eds: Šimák B., Zahradník P., Czech Technical University, (Prague 2003) , International Workshop on Systems, Signals and Image Processing /10./, (Praha, CZ, 10.09.2003-11.09.2003) (2003)
169. Matoušek Rudolf: Dynamic reconfiguration of FPGAs: a case study , Počítačové Architektury & Diagnostika PAD 2003, p. 17-23 , Eds: Kotásek Z., Růžička R., Sekanina L., VUT, (Brno 2003) , PAD 2003 Počítačové Architektury & Diagnostika, (Zvíkovské Podhradí, CZ, 24.09.2003-26.09.2003) (2003)
170. Matoušek Rudolf, Daněk Martin, Pohl Zdeněk, Kadlec Jiří: Dynamic runtime partial reconfiguration in FPGA , ECMS 2003. 6th International Workshop on Electronics, Control, Measurement and Signals, p. 294-298 , Eds: Nouza J., Drábková J., Technical University, (Liberec 2003) , ECMS 2003 /6./, (Liberec, CZ, 02.06.2003-04.06.2003) (2003)
171. Matoušek Rudolf, Líčko Miroslav, Kadlec Jiří: European Logarithmic Microprocessor. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
172. Daněk Martin, Muzikář Z.: Evolutionary techniques in physical design for FPGAs , ECMS 2003. 6th International Workshop on Electronics, Control, Measurement and Signals, p. 274-278 , Eds: Drábková J., Nouza J., Technical University, (Liberec 2003) , ECMS 2003 /6./, (Liberec, CZ, 02.06.2003-04.06.2003) (2003)
173. Heřmánek Antonín, Pohl Zdeněk, Kadlec Jiří: FPGA implementation of the adaptive lattice filter , Field-Programmable Logic and Applications. Proceedings of the 13th International Conference, p. 1095-1098 , Eds: Cheung P. Y. K., Constantinides G. A., de Sousa J. D., Springer, (Berlin 2003) Lecture Notes in Computer Science. vol.2778 , Field Programmable Logic and Applications /13./, (Lisabon, PT, 01.09.2003-03.09.2003) (2003)
174. Líčko Miroslav, Schier Jan: FPGA Prototyping Using Extensions to MATLAB/Simulink , UK ACM SIGDA 3rd Workshop on Electronic Design Automation, p. 1-3 , Eds: Hettiaratchi S., University of Southampton, (Southampton 2003) , UK ACM SIGDA Workshop on Electronic Design Automation /3./, (Southampton, GB, 11.09.2003-12.09.2003) (2003)
175. Matulík Radim: GIN - Pocket Notebook with Synthetic Speech Output for the Blind Users. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
176. Tichý Milan: HSLA Package version 3.0.0. Matlab HSLA Toolbox 32- and 19-bit TWIN LNS ALU, ÚTIA AV ČR, (Praha 2003) Research Report 2086 (2003)
177. Tichý Milan: HSLA Version 3.0.0 Evaluation Package. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
178. Tichý Milan: HSLA Version 4.0.0a Demo. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
179. Daněk Martin: Integrated iterative approach to FPGA placement , Počítačové Architektury & Diagnostika PAD 2003, p. 43-50 , Eds: Kotásek Z., Růžička R., Sekanina L., VUT, (Brno 2003) , PAD 2003 Počítačové Architektury & Diagnostika, (Zvíkovské Podhradí, CZ, 24.09.2003-26.09.2003) (2003)
180. Heřmánková Dana, Kadlecová Milada, Drath P., Hanahoe H.: Introduction to the 6th Framework Programme Coordinating EC research projects, ( 2003) , (Praha, CZ, 07.04.2003-08.04.2003) (2003)
181. Pohl Zdeněk, Matoušek Rudolf, Kadlec Jiří, Tichý Milan, Líčko M.: Lattice adaptive filter implementation for FPGA , FPGA 2003 ACM/SIGDA Eleventh ACM International Symposium on Field-Programmable Gate Arrays, p. 246, ACM, (Monterey 2003) , FPGA 2003, (Monterey, US, 23.02.2003-25.02.2003) (2003)
182. Pohl Zdeněk, Kadlec Jiří, Líčko Miroslav, Matoušek Rudolf, Tichý Milan: Lattice IP Core used in Real-time Lattice Demo on XESS Board. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
183. Pohl Zdeněk, Schier Jan, Líčko Miroslav, Heřmánek Antonín, Tichý Milan: Logarithmic arithmetic for real data types and support for Matlab/Simulink based rapid-FPGA-prototyping , Proceedings of the International Parallel and Distributed Processing Symposium. IPDPS 2003, p. 1-6 , Eds: Werner B., IEEE Computer Society Press, (Los Alamitos 2003) , IEEE IPDPS 2003, (Nice, FR, 22.04.2003-26.04.2003) (2003)
184. Pohl Zdeněk: Logarithmic number system and floating-point arithmetics an FPGA , Počítačové Architektury & Diagnostika PAD 2003, p. 9-16 , Eds: Kotásek Z., Růžička R., Sekanina L., VUT, (Brno 2003) , PAD 2003 Počítačové Architektury & Diagnostika, (Zvíkovské Podhradí, CZ, 24.09.2003-26.09.2003) (2003)
185. Líčko Miroslav, Schier Jan, Tichý Milan, Kühl M.: MATLAB/Simulink based methodology for rapid-FPGA-prototyping , Field-Programmable Logic and Applications. Proceedings of the 13th International Conference, p. 984-987 , Eds: Cheung P. Y. K., Constantinides G. A., de Sousa J. T., Springer, (Berlin 2003) Lecture Notes in Computer Science. vol.2778 , Field-Programmable Logic and Applications /13./, (Lisabon, PT, 01.09.2003-03.09.2003) (2003)
186. Heřmánková Dana, Rektorová Alice, Trojanowski K., Drath P., Schoefield M., Siemaszko A.: Opportunities in the European Union's IST Programme, ( 2003) , (Mragowo, PL, 23.11.2001-24.11.2001) (2003)
187. Líčko Miroslav, Matulík Radim, Matoušek Rudolf, Kadlec Jiří: Prototyping Board for CAK. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
188. Schier Jan: QR-RLS - Celoxica RC1000 Demo. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
189. Pohl Zdeněk, Kadlec Jiří, Tichý Milan: RLS Lattice - Celoxica RC200 Demo. (Program), ÚTIA AV ČR, (Praha 2003) (2003)
190. Schier Jan, Kadlec Jiří: Using logarithmic arithmetic for FPGA implementation of the Givens rotations , Proceedings of the Sixth Baiona Workshop on Signal Processing in Communications, p. 199-204 , Eds: Mosquera C., Perez-Gonzales F., Universidade de Vigo, (Vigo 2003) , Baiona Workshop on Signal Processing Communications /6./, (Baiona, ES, 08.09.2003-10.09.2003) (2003)
191. Tichý Milan: Adaptive Filtering Algorithms and the Logarithmic Number System Arithmetic, ÚTIA AV ČR, (Praha 2002) Research Report 2067 (2002)
192. Albu F., Kadlec Jiří, Heřmánek Antonín, Fagan A., Coleman N.: Analysis of the LNS implementation of the fast affline projection algorithms , Proceedings of the Irish Signals and Systems Conference 2002. ISSC 2002, p. 251-255 , Eds: Marnane W., Lightbody G., Pesch D., Institute of Technology, (Cork 2002) , Irish Signals and Systems Conference 2002, (Cork, IE, 25.06.2002-26.06.2002) (2002)
193. Líčko Miroslav, Métais B., Tichý Milan, Matoušek Rudolf: Extension for Xilinx System Generator - logarithmic arithmetic blockset , MATLAB 2002. Sborník příspěvků 10. ročníku konference, p. 280-284, VŠCHT, (Praha 2002) , MATLAB 2002, (Praha, CZ, 07.11.2002) (2002)
194. Smith B., Edin M., Hillerová E., Kadlecová Milada, Heřmánková Dana, Kadlec Jiří: e-2002 e-Work & e-Business Conference, ( 2002) , (Praha, CZ, 16.10.2002-18.10.2002) (2002)
195. Líčko Miroslav: Fast Adaptive Controllers, ÚTIA AV ČR, (Praha 2002) Research Report 2068 (2002)
196. Matoušek Rudolf, Líčko Miroslav, Heřmánek Antonín, Softley C.: Floating-Point-Like Arithmetic for FPGA , POSTER 2002, p. 2, FEL ČVUT, (Praha 2002) , International Student Conference on Electrical Engineering /6./, (Praha, CZ, 23.05.2002) (2002)
197. Grabowiecki T., Kadlec Jiří, Čerans K., Pihl T., Weber B., Zergoi T.: Ideal-ist Conference Information Society Technology in the 6th Framework Programme, ( 2002) , (Varšava, PL, 25.11.2002-26.11.2002) (2002)
198. Matoušek R., Pohl Z., Kadlec Jiří, Tichý Milan, Heřmánek Antonín: Logarithmic arithmetic core based RLS LATTICE implementation , Design, Automation and Test in Europe DATE 02, p. 271 , Eds: Sciuto D., Kloos C. D., IEEE, (Los Alamitos 2002) , Design, Automation and Test in Europe DATE 02, (Paris, FR, 04.03.2002-08.03.2002) (2002)
199. Líčko Miroslav, Schier Jan, Pohl Zdeněk, Kadlec Jiří, Tichý Milan, Matoušek Rudolf, Heřmánek Antonín: Logarithmic Arithmetic for Real Data Types and Support for MATLAB/SIMULINK Based Rapid-FPGA-Prototyping, ÚTIA AV ČR, (Praha 2002) Research Report 2069 (2002)
200. Matoušek Rudolf, Tichý Milan, Pohl Zdeněk, Kadlec Jiří, Softley C.: Logarithmic number system and floating-point arithmetics on FPGA , Field-Programmable Logic and Applications: Reconfigurable Computing Is Going Mainstream, p. 627-636 , Eds: Glesner M., Zipf P., Renovell M., Springer, (Berlin 2002) Lecture Notes in Computer Science. vol.2438 , International Conference FPL 2002 /12./, (Montpellier, FR, 02.09.2002-04.09.2002) (2002)
201. Kadlec Jiří, Tichý Milan, Heřmánek Antonín, Pohl Z., Líčko M.: Matlab Toolbox for high-level bit-exact emulation of HandelC VHDL FPGA designs , Design, Automation and Test in Europe DATE˙02, p. 264 , Eds: Sciuto D., Kloos C. D., IEEE, (Los Alamitos 2002) , Design, Automation and Test in Europe DATE˙02, (Paris, FR, 04.03.2002-08.03.2002) (2002)
202. Albu F., Kadlec Jiří, Coleman N., Fagan A.: Pipelined implementations of the A Priory Error-Feedback LSL algorithm using logarithmic arithmetic , Proceedings of the IEEE International Conference on Acoustics, Speech and Signal Processing, p. 2681-2684, IEEE, (Orlando 2002) , ICASSP 2002, (Orlando, US, 13.05.2002-17.05.2002) (2002)
203. Líčko Miroslav, Tichý Milan, Heřmánek Antonín, Matoušek Rudolf, Pohl Zdeněk: Prototyping of DSP algorithms on FPGA , POSTER 2002, p. 2, FEL ČVUT, (Praha 2002) , International Student Conference on Electrical Engineering /6./, (Praha, CZ, 23.05.2002) (2002)
204. Heřmánek Antonín, Regalia P.: Recursive Finite Interval Constant Modulus Algorithm for blind equalization , MATLAB 2002. Sborník příspěvků 10. ročníku konference, p. 133-141, VŠCHT, (Praha 2002) , MATLAB 2002, (Praha, CZ, 07.11.2002) (2002)
205. Albu F., Kadlec Jiří, Coleman N., Fagan A.: The Gauss-Seidel Fast Affine Projection algorithm , IEEE Workshop on Signal Processing Systems. Proceedings, p. 109-114 , Eds: Parhi K., Shanbhag N., IEEE, (San Diego 2002) , SIPS 2002, (San Diego, US, 16.10.2002-18.10.2002) (2002)
206. Schier Jan: Using the System-C library for bit-true simulations in MATLAB , MATLAB 2002. Sborník příspěvků 10. ročníku konference, p. 497-504, VŠCHT, (Praha 2002) , MATLAB 2002, (Praha, CZ, 07.11.2002) (2002)
207. Pohl Zdeněk, Líčko M.: Utilization of the HSLA toolbox for the FPGA prototyping , MATLAB 2002. Sborník příspěvků 10. ročníku konference, p. 462-468, VŠCHT, (Praha 2002) , MATLAB 2002, (Praha, CZ, 07.11.2002) (2002)
208. Albu F., Kadlec Jiří, Matoušek Rudolf, Heřmánek Antonín, Coleman J. N.: A Comparison of FPGA Implementation of the A Priori Error-Feedback LSL Algorithm using Logarithmic Arithmetic, ÚTIA AV ČR, (Praha 2001) Research Report 2035 (2001)
209. Coleman J. N., Chester E. I., Softley Ch., Kadlec Jiří: Arithmetic on the European Logarithmic Microprocessor, ÚTIA AV ČR, (Praha 2001) Research Report 2012 (2001)
210. Kadlecová Milada: Determination of the Problems of Participation in IST for the NAS, ÚTIA AV ČR, (Praha 2001) Research Report 2014 (2001)
211. Kadlec Jiří, Coleman J. N.: Extended Precision LNS Arithmetic, ÚTIA AV ČR, (Praha 2001) Research Report 2008 (2001)
212. Coleman J. N., Kadlec Jiří: Extended Precision Logarithmic Arithmetic , Signal Systems and Computers 2000, 34th Asilomar Conference on Signal Systems and Computers. Proceedings, p. 124-129, IEEE Signal Processing Society, (Monterey 2001) , Asilomar conference on Signal Systems and Computers /34./, (Monterey, US, 07.11.2000) (2001)
213. Matoušek Rudolf, Líčko Miroslav, Heřmánek Antonín, Softley Ch.: Floating-Point-Like Arithmetic for FPGA, ÚTIA AV ČR, (Praha 2001) Research Report 2039 (2001)
214. Kadlec Jiří, Matoušek Rudolf, Líčko Miroslav: FPGA implementation of logarithmic unit core , Embedded Intelligence 2001, p. 547-554, Design & Elektronik, (Nürnberg 2001) , Embedded Intelligence 2001, (Nürnberg, DE, 14.02.2001-16.02.2001) (2001)
215. Kadlec Jiří, Matoušek Rudolf, Líčko Miroslav: FPGA Implementation of Logarithmic Unit Core, ÚTIA AV ČR, (Praha 2001) Research Report 2007 (2001)
216. Kadlec Jiří, Kadlecová Milada, Pleger R., Grabowiecki T., Zergoi T., Krekels D.: Ideal-ist Workshop European IT Research Programme (IST) Successful Proposal Writing, ( 2001) , (Praha, CZ, 26.09.2001) (2001)
217. Pleger R., Kadlec Jiří, Grabowiecki T., Kadlecová Milada, Krekels D., Heřmánek Antonín: Ideal-ist Workshop European IT Research Programme (IST) Successful Proposal Writing, ( 2001) , (Dresden, DE, 17.09.2001) (2001)
218. Albu F., Kadlec Jiří, Fagan A., Coleman J. N.: Implementation of Error-Feedback RLS Lattice on Virtex using logarithmic arithmetic , Advances in Systems Science: Measurement, Circuits and Control. Proceedings, p. 517-521 , Eds: Mastorakis N. E., Pecorelli-Peres L. A., WSES Press, (Rethymno 2001) , WSES Multiconference on Circuits, Systems, Communications & Computers. CSCC 2001 /5./, (Kréta, GR, 08.07.2001-15.07.2001) (2001)
219. Albu F., Kadlec Jiří, Softley Ch., Matoušek Rudolf, Heřmánek Antonín: Implementation of Normalized RLS Lattice on Virtex, ÚTIA AV ČR, (Praha 2001) Research Report 2040 (2001)
220. Albu F., Kadlec Jiří, Softley Ch., Matoušek Rudolf, Heřmánek Antonín, Coleman J. N., Fagan A.: Implementation of (Normalised) RLS Lattice on Virtex , Field-Programmable Logic and Applications. Proceedings, p. 91-100 , Eds: Brebner G., Woods R., Springer, (Berlin 2001) Lecture Notes in Computer Science. vol.2147 , International Conference FPL 2001, (Belfast, IE, 27.08.2001-29.08.2001) (2001)
221. Schier Jan, Kadlec Jiří, Moonen M.: Implementing Advanced Equalization Algorithms using Simulink with Embedded Alpha AXP Coprocessor, ÚTIA AV ČR, (Praha 2001) Research Report 2013 (2001)
222. Kadlec Jiří, Matoušek Rudolf, Heřmánek Antonín, Líčko Miroslav, Softley Ch.: Logarithmic ALU 32-bit for Handel C 2.1 and Celoxica DK1 , Celoxica User Conference. Proceedings, Celoxica, (Abington 2001) , Celoxica User Conference /1./, (Stratford, GB, 02.04.2001-04.04.2001) (2001) Download
223. Matoušek Rudolf, Strádal Vít: LOGAT - Prelimitary Results, ÚTIA AV ČR, (Praha 2001) Research Report 2011 (2001)
224. Kadlec Jiří, Heřmánková Dana, Trojanowski K., Drath P., Schoefield M., Burak R.: Managing EC Research Project - Workshop and Brokerage, ( 2001) , (Praha, CZ, 11.12.2001) (2001)
225. Kadlec Jiří, Heřmánková Dana, Rektorová Alice, Drath P., Schoefield M., Martynovicz P.: Opportunities in the European Union's IST Programme, ( 2001) , (Praha, CZ, 13.11.2001-14.11.2001) (2001)
226. Tichý Milan, Kovář Bohumil: Parallel factorised algorithms for mixture estimation , Artificial Neural Nets and Genetic Algorithms. Proceedings, p. 410-413 , Eds: Kůrková V., Neruda R., Kárný M., Steele M. C., Springer, (Wien 2001) , International Conference on Artificial Neural Networks and Genetic Algorithms /5./, (Praha, CZ, 22.04.2001-25.04.2001) (2001)
227. Heřmánek Antonín, Kadlec Jiří, Matoušek Rudolf, Líčko Miroslav, Pohl Zdeněk: Pipelined logarithmic 32bit ALU for Celoxica DK1 , Sborník příspěvků 9.ročníku konference MATLAB 2001, p. 72-80 , Eds: Procházka A., Uhlíř J., VŠCHT, (Praha 2001) , MATLAB 2001 /9./, (Praha, CZ, 11.10.2001) (2001)
228. Heřmánek Antonín, Kadlec Jiří, Matoušek Rudolf, Líčko Miroslav, Softley Ch.: Pipelined Logarithmic 32bit ALU for Celoxica DK1, ÚTIA AV ČR, (Praha 2001) Research Report 2034 (2001)
229. Kadlec Jiří: Review and Classification of RLS Array Algorithms for LNS Arithmetics, ÚTIA AV ČR, (Praha 2001) Research Report 2006 (2001)
230. Kadlec Jiří, Albu F., Softley Ch., Matoušek Rudolf, Heřmánek Antonín: RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic, ÚTIA AV ČR, (Praha 2001) Research Report 2036 (2001)
231. Kadlec Jiří: Structure estimation for systems described by radial basis functions based on normalized QR filtering , Preprints of the 1st IFAC/IEEE Symposium on System Structure and Control, IFAC, (Prague 2001) , IFAC/IEEE Symposium on System Structure and Control /1./, (Prague, CZ, 29.08.2001-31.08.2001) (2001)
232. Coleman J. N., Kadlec Jiří, Matoušek Rudolf, Pohl Zdeněk, Heřmánek Antonín: The European Logarithmic Microprocessor - a QRD RLS Applications, ÚTIA AV ČR, (Praha 2001) Research Report 2038 (2001)
233. Líčko Miroslav, Pohl Zdeněk, Matoušek Rudolf, Heřmánek Antonín: Tuning and implementation of DSP algorithms on FPGA , Sborník příspěvků 9.ročníku konference MATLAB 2001, p. 226-230 , Eds: Procházka A., Uhlíř J., VŠCHT, (Praha 2001) , MATLAB 2001 /9./, (Praha, CZ, 11.10.2001) (2001)
234. Líčko Miroslav, Matoušek Rudolf, Pohl Zdeněk: Utilization of Matlab for the logarithmic processor development , Sborník příspěvků 9.ročníku konference MATLAB 2001, p. 222-225 , Eds: Procházka A., Uhlíř J., VŠCHT, (Praha 2001) , MATLAB 2001 /9./, (Praha, CZ, 11.10.2001) (2001)
235. Kadlec Jiří, Heřmánek Antonín, Softley Ch., Matoušek Rudolf, Líčko Miroslav: 32-bit Logarithmic ALU for Handel-C 2.1 and Celoxica DK1, ÚTIA AV ČR, (Praha 2001) Research Report 2037 (2001)
236. Líčko Miroslav, Matoušek Rudolf, Heřmánek Antonín: Alpha accelerator for RTW - Windows Target , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 197-201, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
237. Heřmánek Antonín, Matoušek Rudolf, Líčko Miroslav, Kadlec Jiří: FPGA implementation of logarithmic unit , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 84-90, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
238. Schier Jan, Kadlec Jiří, Moonen M.: Implementing advanced equalization algorithms using Simulink with embedded Alpha AXP coprocessor , Fifth IMA International Conference on Mathematics in Signal Processing, p. 11-14, University of Warwick, (Warwick 2000) , Mathematics in Signal Processing /5./, (Warwick, GB, 18.12.2000-20.12.2000) (2000)
239. Strádal V., Matoušek Rudolf: LOGAT , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 384-386, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
240. Hanzálek Zdeněk: MATLAB based Petr Net analysis , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 78-83, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
241. Ondračka J., Oravec R., Kadlec Jiří, Cocherová E.: Simulation of RLS and LMS algorithms for adaptive noise cancellation in MATLAB , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 301-305, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
242. Matoušek Rudolf: Traffic Toolbox , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 232-235, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
243. Hlavička J., Kadlec Jiří: Vstup českých institucí do evropské informační společnosti , Česko-slovenská konference RUFIS 2000, p. 27-32, VUT, (Brno 2000) , Česko-slovenská konference RUFIS 2000., (Brno, CZ, 05.09.2000-06.09.2000) (2000)
244. Tesař Ludvík, Berec Luděk, Dolanc G., Szederkényi G., Kadlec Jiří: A toolbox for model-based fault detection and isolation , European Control Conference. ECC '99, VDI/VDE GMA, (Karlsruhe 1999) , European Control Conference. ECC '99, (Karlsruhe, DE, 31.08.1999-03.09.1999) (1999) Download
245. Kadlec Jiří, Barbier A., de Castellane L., Gautier L.-P., Gourguechon S., Leroy S., Paturle A.: Generation of Simulink S-functions, ÚTIA AV ČR, (Praha 1999) Research Report 1975 (1999)
246. Hillerová E., Kadlec Jiří: Informační den k programu IST, Technologické centrum AV ČR, (Praha 1999) , Seminář k programu IST /5./, (Praha, CZ, 23.09.1999) (1999)
247. Hillerová E., Kadlec Jiří: Konference k zahájení 5. rámcového programu Evropské unie, MŠMT, (Praha 1999) , Konference 5. rámcového programu Evropské unie /5./, (Praha, CZ, 05.02.1999) (1999)
248. Kadlec Jiří, Matoušek Rudolf, Vialatte Christian, Coleman J. N.: Port of Pascal FPGA-logarithmic-unit simulator to Simulink/RTW , Sborník příspěvků 7. ročníku konference MATLAB '99, p. 84-90, VŠCHT, (Praha 1999) , MATLAB '99 /7./, (Praha, CZ, 03.11.1999) (1999)
249. Vialatte Christian, Kadlec Jiří: RTW support for low cost C31 board , Sborník příspěvků 7. ročníku konference MATLAB '99, p. 231-237, VŠCHT, (Praha 1999) , MATLAB '99 /7./, (Praha, CZ, 03.11.1999) (1999)
250. Vialatte Christian, Kadlec Jiří: RTW support for parallel 64-bit Alpha AXP-based platforms , Sborník příspěvků 7. ročníku konference MATLAB '99, p. 238-244, VŠCHT, (Praha 1999) , MATLAB '99 /7./, (Praha, CZ, 03.11.1999) (1999)
251. Kadlec Jiří: Acceleration of computation-intensive algorithms on parallel Alpha AXP processors , Preprints of the 3rd European IEEE Workshop on Computer-Intensive Methods in Control and Data Processing, p. 89-98 , Eds: Rojíček J., Valečková M., Kárný M., Warwick K., ÚTIA AV ČR, (Praha 1998) , CMP'98 /3./, (Praha, CZ, 07.09.1998-09.09.1998) (1998) Download
252. Schier Jan: Fast fixed-point algorithm for estimation of the system time lag , Preprints of the 3rd European IEEE Workshop on Computer-Intensive Methods in Control and Data Processing, p. 151-154 , Eds: Rojíček J., Valečková M., Kárný M., Warwick K., ÚTIA AV ČR, (Praha 1998) , CMP'98 /3./, (Praha, CZ, 07.09.1998-09.09.1998) (1998)
253. Kadlec Jiří, Schier Jan: HSLA DSP Package, ÚTIA AV ČR, (Praha 1998) Research Report 1924 (1998) Download
254. Kadlec Jiří, Schier Jan: HSLA 3D Monitor Package, ÚTIA AV ČR, (Praha 1998) Research Report 1925 (1998) Download
255. Kadlec Jiří, Schier Jan: Numerical Analysis of a Normalized QR Filter Using Probability Description of Propagated Data, ÚTIA AV ČR, (Praha 1998) Research Report 1923 (1998) Download
256. Schier Jan, van Gemund A. J. C.: PTT and OTT Enhancement: Part 2. Final Report, Technical University, (Delft 1998) Research Report 1-68340-44(1998)04 (1998) Download
257. Kárný Miroslav, Kadlec Jiří, Sutanto E. L.: Quasi-Bayes estimation applied to normal mixture , Preprints of the 3rd European IEEE Workshop on Computer-Intensive Methods in Control and Data Processing, p. 77-82 , Eds: Rojíček J., Valečková M., Kárný M., Warwick K., ÚTIA AV ČR, (Praha 1998) , CMP '98 /3./, (Praha, CZ, 07.09.1998-09.09.1998) (1998) Download
258. Kadlec Jiří, Schier Jan: Rapid prototyping of adaptive control algorithms on parallel multiprocessors , Signal Processing Symposium, p. 115-118, IEEE, (Leuven 1998) , SPS '98, (Leuven, BE, 26.03.1998-27.03.1998) (1998) Download
259. Schier Jan, van Gemund A. J. C., Reijns G. L.: Real-time signal processing for an obstacle warning radar , Signal Processing Symposium, p. 167-170, IEEE, (Leuven 1998) , SPS '98, (Leuven, BE, 26.03.1998-27.03.1998) (1998)
260. Kadlec Jiří, Schier Jan: Results of the Global Probability Analysis Approach, ÚTIA AV ČR, (Praha 1998) Research Report 1926 (1998) Download
261. Schier Jan, Kadlec Jiří, Böhm Josef: Robust adaptive controller with fine grain parallelism , Preprints of the IFAC Workshop on Adaptive Systems in Control and Signal Processing, p. 436-441, IFAC, (Glasgow 1998) , Adaptive Systems in Control and Signal Processing, (Glasgow, GB, 26.08.1998-28.08.1998) (1998) Download
262. Swart P. J. F., Schier Jan, van Gemund A. J. C., van der Zwan W. F, Karelse J. P., Reijns G. L., van Genderen P., Ligthart L. P., Steenstra H. T.: The COLORADO multistatic FMCW radar system , European Microwave. Proceedings, p. 449-454, Europeam Microwave Association, (London 1998) , European Microwave /28./, (Amsterdam, NL, 06.10.1998-08.10.1998) (1998)
263. Kadlec Jiří: Parallel processing on Alphas under MATLAB 5 , SOFSEM '97: Theory and Practice of Informatics, p. 440-448 , Eds: Plášil F., Jeffery K. G., Springer, (Berlin 1997) Lecture Notes in Computer Science. vol.1338 , Seminar on Current Trends in Theory and Practice of Informatics /24./, (Milovy, CZ, 22.11.1997-29.11.1997) (1997)
264. Kadlec Jiří: Para-Mat parallel processing under MATLAB , Simulationstechnik. Tagungsband, p. 684-687 , Eds: Kuhn A., Wenzel S., Vieweg, (Braunschweig 1997) ASIM vol.11 , Simulationstechnik. /11./, (Dortmund, DE, 11.11.1997-14.11.1997) (1997)
265. Kadlec Jiří: Rapid prototyping and parallel processing under MATLAB 5 , Tagungsband. 3. Zittauer Workshop Magnetlagertechnik, p. 101-104 , Eds: Hampel R., Worlitz F., IPM, (Zittau 1997) Wissenschftliche Berichte. vol.51 , Zittauer Workshop Magnetlagertechnik /3./, (Zittau, DE, 11.09.1997-12.09.1997) (1997) Download
266. Kadlec Jiří, Vialatte Ch.: Rapid prototyping and parallel processing under MATLAB 5 , MATLAB Conference 1997, p. 120-125, Kimhua Technology, (Seoul 1997) , MATLAB Conference '97, (Seoul, KR, 13.10.1997-14.10.1997) (1997)
267. Nedoma Petr, Kadlec Jiří: Extension of MATLAB parallel accelerator , Computer-Intensive Methods in Control and Signal Processing. Preprints of the 2nd European IEEE Workshop CMP'96, p. 155-160 , Eds: Berec L., Rojíček J., Kárný M., Warwick K., ÚTIA AV ČR, (Praha 1996) , European IEEE Workshop CMP'96 /2./, (Prague, CZ, 28.08.1996-30.08.1996) (1996)
268. Schier Jan, Agterkamp H. J., van Gemund A. J. C., Reijns G. L., Lin H. X.: Object tracking and tracing for multi-static FM-CW radar - incremental approach , Computer-Intensive Methods in Control and Signal Processing. Preprints of the 2nd European IEEE Workshop CMP'96, p. 151-154 , Eds: Berec L., Rojíček J., Kárný M., Warwick K., ÚTIA AV ČR, (Praha 1996) , European IEEE Workshop CMP'96 /2./, (Prague, CZ, 28.08.1996-30.08.1996) (1996)
269. Schier Jan, van Gemund A. J. C.: PTT and OTT Enhancement - Final Report, University of Technology, (Delft 1996) Research Report 1-68340-44(1996)10 (1996)
270. Kadlec Jiří, Nakhaee N.: Alpha Bridge - high performance computing with MATLAB , Industrial Applications of MATLAB and Simulink for the Analysis of Electro- and Hydro- Mechanical Systems. Preprints, p. 11-16, Matlab UG, (Birmingham 1995) , Special Interest Meeting: Industrial Applications /1./, (Birmingham, GB, 20.09.1995) (1995) Download
271. Kadlec Jiří, Nakhaee N.: Alpha-Bridge for MATLAB 4 , Transputer Applications and Systems '95. Proceedings, p. 175-189 , Eds: Cook B. M., Nixon P., IOS Press, (Harrogate 1995) , World Transputer Congress '95, (Harrogate, GB, 04.09.1995-06.09.1995) (1995)
272. Schier Jan, Lin H. X., van Gemund A. J. C.: Colorado System: Peak Tracking and Tracing Algorithm and its Parallel Implementation, Technische Universiteit, (Delft 1995) Research Report 95-101 (1995)
273. Kadlec Jiří, Gaston F. M. F.: Identification with directional parameter tracking for high-performance fixed-point implementations , The Sixth Irish DSP and Control Colloquium, p. 215-222 , Eds: Gaston F., Dodds G., Techman, (Belfast 1995) , IDSPCC '95 /6./, (Belfast, IE, 19.06.1995-20.06.1995) (1995) Download
274. McWhirter J. G., Walke R. L., Kadlec Jiří: Normalised Givens rotations for recursive least squares processing , VLSI Signal Processing, VIII, p. 313-322 , Eds: Nishitani T., Parhi K., IEEE, (New York 1995) , IEEE Workshop on VLSI Signal Processing /8./, (Sakai, JP, 16.10.1995-18.10.1995) (1995)
275. Kadlec Jiří, Gaston F. M. F., Irwin G. W.: The block regularised parameter estimator and its parallelisation , Identification and Optimization, Oriented for Use in Adaptive Control. Preprints, p. 107-120 , Eds: Böhm J., Rojíček J., ÚTIA AV ČR, (Praha 1995) , Summer School Course, (Prague, CZ, 17.07.1995-18.07.1995) (1995)
276. Kadlec Jiří: [Recenze] , Automatica vol.31, 10 (1995), p. 1519-1521 (1995)