Project 1ET300750402

Journal articles

1. Šůcha P., Hanzálek Z., Heřmánek Antonín, Schier Jan: Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design—Implementation of Finite Interval Constant Modulus Algorithm , Journal of Vlsi Signal Processing Systems for Signal Image and Video Technology vol.46, 1 (2007), p. 35-53 (2007) Download

Other publications

1. Kloub Jan: Architektura systému pro dynamicky rekonfigurovatelný komunikační terminál , Počítačové architektury a diagnostika 2008 Sborník příspěvků , Eds: Plíva Zdeněk, Novák Ondřej, Jeníček Jiří, Rozkovec Martin, Počítačové architektury a diagnostika 2008, (Liberec, CZ, 2008.09.15-2008.09.17) (2008) Download
2. Mazanec Tomáš, Heřmánek Antonín: ADSL - ekvalizační techniky, ÚTIA, (Praha 2007) Research Report 2184 (2007)
3. Kloub Jan, Heřmánek Antonín: Akcelerátor pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu , Technical computing Prague 2007. 15th annual conference proceedings, Technical computing Prague 2007. 15th annual conference, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
4. Kloub Jan, Heřmánek Antonín: Akcelerátor pro výpočet odezvy ADSL vedení, ( 2007) (2007)
5. Kloub Jan, Mazanec Tomáš, Heřmánek Antonín: HW Platform for Software Defined Radio, ( 2007) (2007)
6. Kloub Jan, Heřmánek Antonín: Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA, ( 2007) (2007)
7. Pohl Zdeněk: Komunikace pro adm-xrc-4sx, ÚTIA AV ČR, (Praha 2007) (2007)
8. Mazanec Tomáš, Heřmánek Antonín: Matlab ADSL Toolbox ver. 11, ( 2007) (2007)
9. Mazanec Tomáš, Heřmánek Antonín: Simulace ADSL downstream přenosu Webová aplikace, ÚTIA AV ČR, (Praha 2007) (2007)
10. Mazanec Tomáš, Heřmánek Antonín: Simulace ekvalizérů TEQ pro ADSL toolbox: výsledky experimentů, ÚTIA AV ČR, (Praha 2007) Research Report 2194 (2007)
11. Mazanec Tomáš, Heřmánek Antonín: Simulátor fyzické vrstvy ADSL modemu, ÚTIA AV ČR, (Praha 2007) (2007)
12. Mazanec Tomáš: Simulator of ADSL Physical Layer , Technical computing Prague 2007. 15th annual conference proceedings, Technical computing Prague 2007. 15th annual conference, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
13. Mazanec Tomáš, Heřmánek Antonín: Webová aplikace pro simulaci ADSL přenosu, ( 2007) (2007)
14. Mazanec Tomáš: Advanced Algorithms for Equalization on ADSL Channel , Technical computing Prague 2006. 14th annual conference proceedings, p. 68-75 , Eds: Procházka A., Technical computing Prague 2006 /14./, (Prague, CZ, 26.10.2006) (2006)
15. Šůcha P., Hanzálek Z., Heřmánek Antonín, Schier Jan: Efficient FPGA Implementation of Equalizer for Finite Interval Constant Modulus Algorithm , IEEE Symposium on Industrial Embedded Systems - IES 2006, Proceedings of, p. 1-10, IEEE Symposium on Industrial Embedded Systems - IES 2006, (Antibes Juan-Les-Pins, FR, 18.10.2006-20.10.2006) (2006)
16. Heřmánek Antonín, Schier Jan: FPGA implementation of Finite Interval CMA , Proceedings of the first annual IEEE BENELUX/DSP Valley Signal Processing Symposium. SPS-DARTS 2005, p. 97-100, IEEE, (Antverpy 2005) , SPS-DARTS 2005 Signal Processing Symposium /1./, (Antverpy, BE, 19.04.2005-20.04.2005) (2005)
17. Heřmánek Antonín, Schier Jan, Šůcha P., Hanzálek Z.: Optimization of finite interval CMA implementation for FPGA , Proceedings of the IEEE Workshop on Signal Processing Systems. SiPS 2005, p. 1-6, IEEE, (Athens 2005) , SiPS 2005. IEEE Workshop on Signal Processing Systems, (Athens, GR, 02.11.2005-04.11.2005) (2005)
18. Šůcha P., Heřmánek Antonín, Schier Jan, Hanzálek Z.: Optimization of Finite Interval CMA Implementation for FPGA, ÚTIA AV ČR, (Praha 2005) Research Report 2127 (2005)
19. Pohl Zdeněk, Kadlec Jiří, Šůcha P., Hanzálek Z.: Performance tuning of interative algorithms in signal processing , Proseedings of the 2005 International Conference on Field Programmable Logic and Applications. FPL 2005, p. 699-702 , Eds: Rissa T., Wilton S., Leong P., FPL 2005. International Conference on Field Programmable Logic and Applications, (Tampere, FI, 24.08.2005-26.08.2005) (2005)
20. Heřmánek Antonín, Schier Jan, Regalia P.: Architecture design for FPGA implementation of finite interval CMA , Proceedings of the 12th European Signal Processing Conference, p. 1-4 , Eds: Hlawatsch F., Matz G., Rupp M., EUSIPCO 2004 /12./, (Vienna, AT, 06.09.2004-10.09.2004) (2004)
21. Schier Jan, Heřmánek Antonín: Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA , Field-Programmable Logic and Applications. 14th International Conference FPL 2004. Proceedings, p. 1149-1151, International Conference FPL 2004 /14./, (Antverp, BE, 30.08.2004-01.09.2004) (2004)