Institute of Information Theory and Automation

Bibliography

Antonín Heřmánek

    Journal articles

    1. Coleman J. N., Softley C. I., Kadlec Jiří, Matoušek R., Tichý Milan, Pohl Zdeněk, Heřmánek Antonín, Benschop N. F.: The European Logarithmic Microprocessor , IEEE Transactions on Computers vol.57, 4 (2008), p. 532-546 (2008) Download
    2. Šůcha P., Hanzálek Z., Heřmánek Antonín, Schier Jan: Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design—Implementation of Finite Interval Constant Modulus Algorithm , Journal of Vlsi Signal Processing Systems for Signal Image and Video Technology vol.46, 1 (2007), p. 35-53 (2007) Download
    3. Kadlec Jiří, Matoušek Rudolf, Heřmánek Antonín, Líčko Miroslav, Tichý Milan: Lattice for FPGAs using logarithmic arithmetic , Electronic Engineering vol.74, 906 (2002), p. 53-56 (2002)

    Other publications

    1. Kloub Jan, Mazanec Tomáš, Heřmánek Antonín, Tichý Milan: DVB-T2 Receiver Prototype: Physical Layer, ( 2009) (2009)
    2. Heřmánek Antonín, Mazanec Tomáš, Tichý Milan: DVB-T2 Receiver: Physical Layer Simulator, ( 2009) (2009)
    3. Tichý Milan, Pohl Zdeněk, Heřmánek Antonín: Reed-Solomon Coder Simulation, ( 2009) (2009)
    4. Heřmánek Antonín, Kuneš Michal: Alamouti core v Celoxica HandelC na Xilinx ML402, ( 2008) (2008)
    5. Kloub Jan, Heřmánek Antonín: Implementace ethernetového rozhraní s podporou protokolu UDP, ( 2008) (2008)
    6. Kovář Bohumil, Kloub Jan, Schier Jan, Heřmánek Antonín: Rapid Prototyping Platform For Reconfigurable Image Processing , Technical computing Prague 2008. 16th annual conference proceedings, Technical Computing Prague 2008 /16./, (Praha, CZ, 11.11.2008-11.11.2008) (2008) Download
    7. Mazanec Tomáš, Heřmánek Antonín: ADSL - ekvalizační techniky, ÚTIA, (Praha 2007) Research Report 2184 (2007)
    8. Kloub Jan, Heřmánek Antonín: Akcelerátor pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu , Technical computing Prague 2007. 15th annual conference proceedings, Technical computing Prague 2007. 15th annual conference, (Praha, CZ, 14.11.2007-14.11.2007) (2007)
    9. Kloub Jan, Heřmánek Antonín: Akcelerátor pro výpočet odezvy ADSL vedení, ( 2007) (2007)
    10. Kvasnička M., Heřmánek Antonín, Kuneš Michal: Akcelerátor výpočetu věrohodnostní funkce pro systémy pasivní radiolokace, ( 2007) (2007)
    11. Heřmánek Antonín, Dušek J., Kloub Jan: Demonstrátor Reed-Solomonova kodéru a dekodéru s ethernetovým rozhraním implentovaný v FPGA, ÚTIA AV ČR, (Praha 2007) (2007)
    12. Kloub Jan, Mazanec Tomáš, Heřmánek Antonín: HW Platform for Software Defined Radio, ( 2007) (2007)
    13. Kloub Jan, Heřmánek Antonín: Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA, ( 2007) (2007)
    14. Kvasnička M., Heřmánek Antonín, Kuneš Michal: Implementace akcelerátoru pro výpočet pro výpočet věrohodnostní funkce, ÚTIA AV ČR, (Praha 2007) (2007)
    15. Mazanec Tomáš, Heřmánek Antonín: Matlab ADSL Toolbox ver. 11, ( 2007) (2007)
    16. Heřmánek Antonín, Dušek J.: Reed Solomonův kodér a dekodér pro FPGA, ÚTIA AV ČR, (Praha 2007) (2007)
    17. Mazanec Tomáš, Heřmánek Antonín: Simulace ADSL downstream přenosu Webová aplikace, ÚTIA AV ČR, (Praha 2007) (2007)
    18. Mazanec Tomáš, Heřmánek Antonín: Simulace ekvalizérů TEQ pro ADSL toolbox: výsledky experimentů, ÚTIA AV ČR, (Praha 2007) Research Report 2194 (2007)
    19. Mazanec Tomáš, Heřmánek Antonín: Simulátor fyzické vrstvy ADSL modemu, ÚTIA AV ČR, (Praha 2007) (2007)
    20. Mazanec Tomáš, Heřmánek Antonín: Webová aplikace pro simulaci ADSL přenosu, ( 2007) (2007)
    21. Heřmánek Antonín, Kuneš Michal, Kvasnička M.: Comuputation of Long Time Cross Ambiguity function using reconfigurable HW , Proceedings of the 6th IEEE International Symposium on Signal Processing and Information Technology, p. 1-5, IEEE International Symposium on Signal Processing and Information Technology. ISSPIT'06 /6./, (Vancouver, CA, 27.08.2006-30.08.2006) (2006)
    22. Šůcha P., Hanzálek Z., Heřmánek Antonín, Schier Jan: Efficient FPGA Implementation of Equalizer for Finite Interval Constant Modulus Algorithm , IEEE Symposium on Industrial Embedded Systems - IES 2006, Proceedings of, p. 1-10, IEEE Symposium on Industrial Embedded Systems - IES 2006, (Antibes Juan-Les-Pins, FR, 18.10.2006-20.10.2006) (2006)
    23. Heřmánek Antonín, Kuneš Michal, Kvasnička M.: Using Reconfigurable HW for High Dimensional CAF Computation , Proceeding 2006 International Conference on Field Programmable Logic and Applications, p. 641-644 , Eds: Koch A., Leong P., Boemo E., International Conference on Field Programmable Logic and Applications. 2006, (Madrid, ES, 28.08.2006-30.08.2006) (2006)
    24. Heřmánek Antonín, Schier Jan: FPGA implementation of Finite Interval CMA , Proceedings of the first annual IEEE BENELUX/DSP Valley Signal Processing Symposium. SPS-DARTS 2005, p. 97-100, IEEE, (Antverpy 2005) , SPS-DARTS 2005 Signal Processing Symposium /1./, (Antverpy, BE, 19.04.2005-20.04.2005) (2005)
    25. Daněk Martin, Heřmánek Antonín, Honzík Petr, Kadlec Jiří, Matoušek Rudolf, Pohl Zdeněk: GIN - notetaker for blind people: An example of using dynamic reconfiguration of FPGAs , ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems, p. 15-18 , Eds: Bosschere K., HiPEAC Network of Excellence, (Ghent 2005) , ACACES 2005., (L'Aquila, IT, 26.07.2005) (2005)
    26. Mazanec Tomáš, Heřmánek Antonín, Matoušek Rudolf: Model of the transmission system of the reconnaissance system Orpheus , Technical Computing Prague 2005 : 13th Annual Conference Proceedings, p. 1-4 , Eds: Moler C., Procházka A., Walden B., MATLAB 05. Technical Computing 2005 /13./, (Praha, CZ, 15.11.2005) (2005)
    27. Heřmánek Antonín, Schier Jan, Šůcha P., Hanzálek Z.: Optimization of finite interval CMA implementation for FPGA , Proceedings of the IEEE Workshop on Signal Processing Systems. SiPS 2005, p. 1-6, IEEE, (Athens 2005) , SiPS 2005. IEEE Workshop on Signal Processing Systems, (Athens, GR, 02.11.2005-04.11.2005) (2005)
    28. Šůcha P., Heřmánek Antonín, Schier Jan, Hanzálek Z.: Optimization of Finite Interval CMA Implementation for FPGA, ÚTIA AV ČR, (Praha 2005) Research Report 2127 (2005)
    29. Heřmánek Antonín, Kvasnička M.: Pasivní koherentní radiolokátor FPGA implementace signálového akcelerátoru , Sborník 3. mezinárodní konference Aktivní a Pasivní radiotechnické systémy, p. 1-9, Aktivní a Pasivní radiotechnické systémy, (Brno, CZ, 04.05.2005-05.05.2005) (2005)
    30. Heřmánek Antonín, Kvasnička M., Pelant M., Plšek R.: Passive coherent location FPGA implementation of the cross ambiguity function , Proceedings of SPIE: Signal Processing Symposium 2005, p. 1-7, Signal Processing Symposium 2005, (Wilga, PL, 03.06.2005-05.06.2005) (2005)
    31. Pohl Zdeněk, Heřmánek Antonín: ADPCM Demo, ÚTIA AV ČR, (Praha 2004) Research Report 2108 (2004)
    32. Pohl Zdeněk, Heřmánek Antonín: ADPCM IP Cores, ÚTIA AV ČR, (Praha 2004) Research Report 2109 (2004)
    33. Heřmánek Antonín, Schier Jan, Regalia P.: Architecture design for FPGA implementation of finite interval CMA , Proceedings of the 12th European Signal Processing Conference, p. 1-4 , Eds: Hlawatsch F., Matz G., Rupp M., EUSIPCO 2004 /12./, (Vienna, AT, 06.09.2004-10.09.2004) (2004)
    34. Schier Jan, Heřmánek Antonín: FPGA implementation of recursive QR update using LNS arithmetic , Proceedings of the 4th IEEE Benelux Signal Processing Symposium, p. 1-4, SPS 2004 /4./, (Hilvarenbeek, NL, 15.04.2004-16.04.2004) (2004)
    35. Schier Jan, Heřmánek Antonín: Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA , Field-Programmable Logic and Applications. 14th International Conference FPL 2004. Proceedings, p. 1149-1151, International Conference FPL 2004 /14./, (Antverp, BE, 30.08.2004-01.09.2004) (2004)
    36. Heřmánek Antonín, Regalia P.: Comparison of two recursive constant modulus algorithms , Proceedings of the 4th Electronic Circuits and Systems Conference, p. 159-162 , Eds: Butaš J., Stopjaková V., Slovak University of Technology, (Bratislava 2003) , International Conference on Electronic Circuits and Systems. /4./, (Bratislava, SK, 11.09.2003-12.09.2003) (2003)
    37. Heřmánek Antonín, Pohl Zdeněk, Kadlec Jiří: FPGA implementation of the adaptive lattice filter , Field-Programmable Logic and Applications. Proceedings of the 13th International Conference, p. 1095-1098 , Eds: Cheung P. Y. K., Constantinides G. A., de Sousa J. D., Springer, (Berlin 2003) Lecture Notes in Computer Science. vol.2778 , Field Programmable Logic and Applications /13./, (Lisabon, PT, 01.09.2003-03.09.2003) (2003)
    38. Pohl Zdeněk, Schier Jan, Líčko Miroslav, Heřmánek Antonín, Tichý Milan: Logarithmic arithmetic for real data types and support for Matlab/Simulink based rapid-FPGA-prototyping , Proceedings of the International Parallel and Distributed Processing Symposium. IPDPS 2003, p. 1-6 , Eds: Werner B., IEEE Computer Society Press, (Los Alamitos 2003) , IEEE IPDPS 2003, (Nice, FR, 22.04.2003-26.04.2003) (2003)
    39. Albu F., Kadlec Jiří, Heřmánek Antonín, Fagan A., Coleman N.: Analysis of the LNS implementation of the fast affline projection algorithms , Proceedings of the Irish Signals and Systems Conference 2002. ISSC 2002, p. 251-255 , Eds: Marnane W., Lightbody G., Pesch D., Institute of Technology, (Cork 2002) , Irish Signals and Systems Conference 2002, (Cork, IE, 25.06.2002-26.06.2002) (2002)
    40. Matoušek Rudolf, Líčko Miroslav, Heřmánek Antonín, Softley C.: Floating-Point-Like Arithmetic for FPGA , POSTER 2002, p. 2, FEL ČVUT, (Praha 2002) , International Student Conference on Electrical Engineering /6./, (Praha, CZ, 23.05.2002) (2002)
    41. Matoušek R., Pohl Z., Kadlec Jiří, Tichý Milan, Heřmánek Antonín: Logarithmic arithmetic core based RLS LATTICE implementation , Design, Automation and Test in Europe DATE 02, p. 271 , Eds: Sciuto D., Kloos C. D., IEEE, (Los Alamitos 2002) , Design, Automation and Test in Europe DATE 02, (Paris, FR, 04.03.2002-08.03.2002) (2002)
    42. Líčko Miroslav, Schier Jan, Pohl Zdeněk, Kadlec Jiří, Tichý Milan, Matoušek Rudolf, Heřmánek Antonín: Logarithmic Arithmetic for Real Data Types and Support for MATLAB/SIMULINK Based Rapid-FPGA-Prototyping, ÚTIA AV ČR, (Praha 2002) Research Report 2069 (2002)
    43. Kadlec Jiří, Tichý Milan, Heřmánek Antonín, Pohl Z., Líčko M.: Matlab Toolbox for high-level bit-exact emulation of HandelC VHDL FPGA designs , Design, Automation and Test in Europe DATE˙02, p. 264 , Eds: Sciuto D., Kloos C. D., IEEE, (Los Alamitos 2002) , Design, Automation and Test in Europe DATE˙02, (Paris, FR, 04.03.2002-08.03.2002) (2002)
    44. Líčko Miroslav, Tichý Milan, Heřmánek Antonín, Matoušek Rudolf, Pohl Zdeněk: Prototyping of DSP algorithms on FPGA , POSTER 2002, p. 2, FEL ČVUT, (Praha 2002) , International Student Conference on Electrical Engineering /6./, (Praha, CZ, 23.05.2002) (2002)
    45. Heřmánek Antonín, Regalia P.: Recursive Finite Interval Constant Modulus Algorithm for blind equalization , MATLAB 2002. Sborník příspěvků 10. ročníku konference, p. 133-141, VŠCHT, (Praha 2002) , MATLAB 2002, (Praha, CZ, 07.11.2002) (2002)
    46. Albu F., Kadlec Jiří, Matoušek Rudolf, Heřmánek Antonín, Coleman J. N.: A Comparison of FPGA Implementation of the A Priori Error-Feedback LSL Algorithm using Logarithmic Arithmetic, ÚTIA AV ČR, (Praha 2001) Research Report 2035 (2001)
    47. Matoušek Rudolf, Líčko Miroslav, Heřmánek Antonín, Softley Ch.: Floating-Point-Like Arithmetic for FPGA, ÚTIA AV ČR, (Praha 2001) Research Report 2039 (2001)
    48. Pleger R., Kadlec Jiří, Grabowiecki T., Kadlecová Milada, Krekels D., Heřmánek Antonín: Ideal-ist Workshop European IT Research Programme (IST) Successful Proposal Writing, ( 2001) , (Dresden, DE, 17.09.2001) (2001)
    49. Albu F., Kadlec Jiří, Softley Ch., Matoušek Rudolf, Heřmánek Antonín: Implementation of Normalized RLS Lattice on Virtex, ÚTIA AV ČR, (Praha 2001) Research Report 2040 (2001)
    50. Albu F., Kadlec Jiří, Softley Ch., Matoušek Rudolf, Heřmánek Antonín, Coleman J. N., Fagan A.: Implementation of (Normalised) RLS Lattice on Virtex , Field-Programmable Logic and Applications. Proceedings, p. 91-100 , Eds: Brebner G., Woods R., Springer, (Berlin 2001) Lecture Notes in Computer Science. vol.2147 , International Conference FPL 2001, (Belfast, IE, 27.08.2001-29.08.2001) (2001)
    51. Kadlec Jiří, Matoušek Rudolf, Heřmánek Antonín, Líčko Miroslav, Softley Ch.: Logarithmic ALU 32-bit for Handel C 2.1 and Celoxica DK1 , Celoxica User Conference. Proceedings, Celoxica, (Abington 2001) , Celoxica User Conference /1./, (Stratford, GB, 02.04.2001-04.04.2001) (2001) Download
    52. Heřmánek Antonín, Kadlec Jiří, Matoušek Rudolf, Líčko Miroslav, Pohl Zdeněk: Pipelined logarithmic 32bit ALU for Celoxica DK1 , Sborník příspěvků 9.ročníku konference MATLAB 2001, p. 72-80 , Eds: Procházka A., Uhlíř J., VŠCHT, (Praha 2001) , MATLAB 2001 /9./, (Praha, CZ, 11.10.2001) (2001)
    53. Heřmánek Antonín, Kadlec Jiří, Matoušek Rudolf, Líčko Miroslav, Softley Ch.: Pipelined Logarithmic 32bit ALU for Celoxica DK1, ÚTIA AV ČR, (Praha 2001) Research Report 2034 (2001)
    54. Kadlec Jiří, Albu F., Softley Ch., Matoušek Rudolf, Heřmánek Antonín: RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic, ÚTIA AV ČR, (Praha 2001) Research Report 2036 (2001)
    55. Coleman J. N., Kadlec Jiří, Matoušek Rudolf, Pohl Zdeněk, Heřmánek Antonín: The European Logarithmic Microprocessor - a QRD RLS Applications, ÚTIA AV ČR, (Praha 2001) Research Report 2038 (2001)
    56. Líčko Miroslav, Pohl Zdeněk, Matoušek Rudolf, Heřmánek Antonín: Tuning and implementation of DSP algorithms on FPGA , Sborník příspěvků 9.ročníku konference MATLAB 2001, p. 226-230 , Eds: Procházka A., Uhlíř J., VŠCHT, (Praha 2001) , MATLAB 2001 /9./, (Praha, CZ, 11.10.2001) (2001)
    57. Kadlec Jiří, Heřmánek Antonín, Softley Ch., Matoušek Rudolf, Líčko Miroslav: 32-bit Logarithmic ALU for Handel-C 2.1 and Celoxica DK1, ÚTIA AV ČR, (Praha 2001) Research Report 2037 (2001)
    58. Líčko Miroslav, Matoušek Rudolf, Heřmánek Antonín: Alpha accelerator for RTW - Windows Target , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 197-201, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
    59. Heřmánek Antonín, Matoušek Rudolf, Líčko Miroslav, Kadlec Jiří: FPGA implementation of logarithmic unit , Sborník příspěvků 8. ročníku konference MATLAB 2000, p. 84-90, VŠCHT, (Praha 2000) , MATLAB 2000 /8./, (Praha, CZ, 01.11.2000) (2000)
    Responsible for information: admin
    Last modification: 03.09.2008
    Institute of Information Theory and Automation